[VHDL编程] xiyijikongzhi

说明：实现用verilog语言编写的洗衣机控制器，内含介绍-Achieved with the washing machine controller verilog language, containing descr iption, etc.
<沐飘> 在 2025-06-23 上传 | 大小：115kb | 下载：0

[VHDL编程] 3

说明：2010电子设计竞赛PicoBlaze FPGA 参考资料-2010 Electronic Design Contest PicoBlaze FPGA Reference
<gujian> 在 2025-06-23 上传 | 大小：11.52mb | 下载：0

[VHDL编程] SPI

说明：SPI verilog 代码 有代码和TB 以及文件说明-SPI verilog
<wuming> 在 2025-06-23 上传 | 大小：16kb | 下载：0

[VHDL编程] jiaotongdeng

说明：A方向为主干道，B方向为支干道。分设红（R）、黄(Y)、绿(G)和左拐(L)四盏灯。1表示灯亮，0表示灯灭。四灯的点亮顺序为：绿灯→黄灯→左拐灯→黄灯→红灯，A方向四个时间为55秒（红）、40秒（绿）、5（黄）秒和15（左拐灯）秒；B方向的四个时间为65秒（红）、30秒（绿）、5秒（黄）和15（左拐灯）秒。时间要改变只要改变计数器的预知数即可。-A direction for the main road, B direction of branch roads. Divided red (R),
<liuhong> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] ex9_cof_M4K_test1

说明：这是一个基于M4K块得单口RAM配置仿真实验程序-This is an M4K block was based on a single-port RAM configuration simulation program
<cpu> 在 2025-06-23 上传 | 大小：4.12mb | 下载：0

[VHDL编程] uartverilog

说明：这是基于BJ-EPM240学习开发板的串口通信实验程序-This study is based on BJ-EPM240 development board serial communication experiment program
<cpu> 在 2025-06-23 上传 | 大小：305kb | 下载：0

[VHDL编程] VHDL_VGA

说明：VGA的VHDL编程示例代码，对学习VHDL编程帮助很大-VGA programming examples of VHDL code, VHDL programming of great help in learning
<张印> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] SPIFlash_Emulation_Fusion_DF

说明：actel的SPI功能模块，可以控制存储器-actel fpga spi control flash memory
<zhouwj> 在 2025-06-23 上传 | 大小：9kb | 下载：0

[VHDL编程] UART

说明：基于FPGA的UART设计，包含接收模块，发送模块，FIFO模块-UART FPGA-based design, including the receiver module, sending module, FIFO module
<钱远盼> 在 2025-06-23 上传 | 大小：716kb | 下载：0

[VHDL编程] VGA_FPGA

说明：我用FPGA verilog语言写的VGA显示程序，是我做的一个课程设计，在显示器上显示我的学号20082831.当然也可以改的，里面有三个文件，一个是头文件。-FPGA verilog language written with VGA display program, I do a course design, displayed on the monitor my student number 20082831. Of course, can be changed, there are t
<张亮> 在 2025-06-23 上传 | 大小：391kb | 下载：0

[VHDL编程] VHDL_Somador8Bits

说明：* FullAdder implementation in VHDL with respectives signals: a, b : in std_logic_vector (7 downto 0) soma : out std_logic_vector (7 downto 0) ci : in std_logic co : out std_logic overflow : out std_logic negativo : out std_logic
<Newarney> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] maq

说明：Machine declaration in vhdl. It s a very importat project.
<kuabnnekis> 在 2025-06-23 上传 | 大小：1kb | 下载：0