[VHDL编程] pinlv

说明：用stm32测fpga输出的频率，带宽可达1Hz-1MHz-Stm32 with the frequency of fpga output, bandwidth of 1 Hz-1 MHz
<易易> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] liushui

说明：用硬件描述语言vhdl实现流水灯的程序。-Hardware descr iption language vhdl program to achieve water lights
<briskair> 在 2025-06-26 上传 | 大小：47kb | 下载：0

[VHDL编程] ram_16_8

说明：ram source code 32 bit
<jesna> 在 2025-06-26 上传 | 大小：377kb | 下载：0

[VHDL编程] 8f_adder

说明：8位全加器 实现8位全加器，先半加器 后一位全加器，最后8位全加器-eight add eight add eight add eight add eight add
<lyaww> 在 2025-06-26 上传 | 大小：2kb | 下载：0

[VHDL编程] dd

说明：八位全加器的源代码，用verilog编写，没有附带测试程序-eight summury
<cc> 在 2025-06-26 上传 | 大小：2kb | 下载：0

[VHDL编程] signal-generator

说明：基于VHDL的函数信号发生器【正弦波、三角波、锯齿波、方波】-signal generator【VHDL】
<gaoyuanli> 在 2025-06-26 上传 | 大小：704kb | 下载：0

[VHDL编程] pwm

说明：Verilog 语言开发的PWＭ　IP软核 验证实现了PWM 输出-Verilog language development of PWM IP verified to achieve a soft-core PWM output
<wangjinwu> 在 2025-06-26 上传 | 大小：686kb | 下载：0

[VHDL编程] time

说明：数字钟源代码程序，内有ahdl语言和原理图程序，已经仿真。-Digital clock source code, there ahdl language and schematic procedures have been simulation.
<小白> 在 2025-06-26 上传 | 大小：184kb | 下载：0

[VHDL编程] 100vhdl-example

说明：100个virilog语言的开发经典例子，对于初学者和高级学者都非常有用，直接下载运行就能仿真了-100 virilog classic example of language development, for beginners and advanced scholars are very useful, you can directly download and run a simulation
<陈云> 在 2025-06-26 上传 | 大小：196kb | 下载：0

[VHDL编程] VHDL

说明：VHDL复习资料 希望大家喜欢 非常谢谢VHDL复习资料 希望大家喜欢 非常-VHDL review the information Thank you very much hope you like VHDL review the information Thank you very much hope you like
<朱彬> 在 2025-06-26 上传 | 大小：31kb | 下载：0

[VHDL编程] verilog1

说明：此代码实现了n进制计数器，有清零。保持还有减一计数。-This code implements the n binary counter, there is clear. Keeping it there by a count
<徐岳> 在 2025-06-26 上传 | 大小：7kb | 下载：0

[VHDL编程] parallel_in_serial_out

说明：适用于D/Atlc5620的并行-串行数据转换模块【VHDL】-parallel_in_serial_out driver for D/Atlc5620【VHDL】
<gaoyuanli> 在 2025-06-26 上传 | 大小：1kb | 下载：0