[VHDL编程] carry-lookahead-adder

说明：ddr 2 model by jaswant singh
<jaswant singh> 在 2025-06-25 上传 | 大小：830kb | 下载：0

[VHDL编程] 05532881

说明：array multiplier by kulvir singh
<jaswant singh> 在 2025-06-25 上传 | 大小：244kb | 下载：0

[VHDL编程] 05699463

说明：array mul by mohandeep sharma-array mul by mohandeep sharma
<jaswant singh> 在 2025-06-25 上传 | 大小：124kb | 下载：0

[VHDL编程] 05702277

说明：vhdl code by jaswant singh
<jaswant singh> 在 2025-06-25 上传 | 大小：425kb | 下载：0

[VHDL编程] 05961304

说明：vhdl code by jaswant singh
<jaswant singh> 在 2025-06-25 上传 | 大小：1.17mb | 下载：0

[VHDL编程] 06023995

说明：vhdl code by jaswant singh
<jaswant singh> 在 2025-06-25 上传 | 大小：1.04mb | 下载：0

[VHDL编程] 06024554

说明：vhdl code by jaswant singh
<jaswant singh> 在 2025-06-25 上传 | 大小：593kb | 下载：0

[VHDL编程] despread

说明：De-pread s the received voice signal.
<reda> 在 2025-06-25 上传 | 大小：2kb | 下载：1

[VHDL编程] inout_test

说明：there are two madules,both of them contain an inout port,As module1 sends out data on its inout port,the inout port on second module would be an input,and vice versa
<Behzad> 在 2025-06-25 上传 | 大小：754kb | 下载：0

[VHDL编程] VHDL

说明：It s a simple calculator of addition and multiplication using a simple stack, with multiple test benches. The files test-button and debounce are for the use on a board for the correct functionality of the input buttons.
<mandara> 在 2025-06-25 上传 | 大小：17kb | 下载：0

[VHDL编程] xlgeneratebutton_example

说明：its a xlgenerator ie xilinx and matlab for cordic
<sri karthik> 在 2025-06-25 上传 | 大小：12kb | 下载：0

[VHDL编程] 1904.Verilog-HDL-by-Samir-Palnitkar

说明：VLSI book for vhdl and verilogg HDL coding
<nazir> 在 2025-06-25 上传 | 大小：9.96mb | 下载：0