[VHDL编程] lms-filter.vhd

说明：LMS filter how to write in VHDL form in simple logic
<suhirdham> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] fit.vhd

说明：fit implementation in VHDL
<suhirdham> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] vhdl-code.vhd

说明：vhdl code example model
<suhirdham> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] noise.vhd

说明：noise in vhdl format
<suhirdham> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] noise-cancellation-.vhd

说明：noise cancellation in vhdl format
<suhirdham> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] 13-v-12-A-P-photo

说明：switching power supplay 220 to 13.3 volt 12.5 A fscq1565rt-switching power supplay 220 to 13.3 volt 12.5 A fscq1565rt
<MOHAMMD> 在 2025-06-22 上传 | 大小：454kb | 下载：0

[VHDL编程] vhdl

说明：《可编程逻辑器件和VHDL》的课件以及课后习题。可用于自学可编程逻辑器件和VHDL，很基础，适合初学者。-Programmable logic devices and VHDL courseware as well as after-school exercise. Can be used for self-programmable logic devices and VHDL, very basic, suitable for beginners.
<yuebing> 在 2025-06-22 上传 | 大小：18.76mb | 下载：0

[VHDL编程] dengkong

说明：用VHDL语言设计并实现一个彩灯控制电路，仿真并下载验证其功能，彩灯有两种工作模式，可通过拨码开关或按键进行切换-And a lantern control circuit using VHDL language design, simulation and download to verify its functionality, the lantern has two working modes, via DIP switch or key switch
<will> 在 2025-06-22 上传 | 大小：161kb | 下载：0

[VHDL编程] wireless-communication-program

说明：无线通信FPGA设计[田耘等编着][程序源代码]-wireless communication Verilog program scource
<jerly> 在 2025-06-22 上传 | 大小：145kb | 下载：0

[VHDL编程] auto_baud_latest.tar

说明：自动波特率识别系统.里面有比较详细的说明与注释。-this IS A auto baud track system code. you can see it in the document. if there is something wrong with it,please contract with me.
<stone> 在 2025-06-22 上传 | 大小：222kb | 下载：0

[VHDL编程] verilog

说明：里面总共有三个程序，功能是实现2\3双模分频的功能，同时比较了阻塞与非阻塞语句的区别；-It has a total of three programs, the function is to realize 2, 3 dual mode points the function of the frequency, and compared with the obstruction of obstruction statement difference
<文杰> 在 2025-06-22 上传 | 大小：3kb | 下载：0

[VHDL编程] Lab17_seq_detect

说明：一个序列检测器，在时钟的每个下降沿检查数据。当检测到输入序列 din 中出现 1101 或 0110时，输出 flag 为 1，否则输出为 0。 （1）当cs = 1，wr 信号由低变高（上升沿）时，din 上的数据将写入由 addr 所指定的存储单元 （2）当cs = 1，rd = 0时，由 addr 所指定的存储单元的内容将从 dout 的数据线上输出。 -A sequence detector, check the data in each clock falling edge. Wh
<辛璃> 在 2025-06-22 上传 | 大小：1kb | 下载：0