[VHDL编程] 89S52-control-DDS

说明：使用89S52单片机控制AD9854 DDS板产生正弦信号，单片机接口采用5V转3.3V元件74LVC4245-89S52 microcontroller control of AD9854 DDS board to produce a sinusoidal signal, the microcontroller interface, 5V to 3.3V components 74LVC4245
<李金良> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] eetop.cn_tcd1209

说明：TCD1209D 时序驱动采用VHDL语言-TCD1209 drive
<曹帅> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] ds18b20_seg7

说明：基于 FPGA+ds18b20 温度计 设计 一ds18b20接受 数据 以数码管 显示温度-Designed based on FPGA+ Ds18b20 thermometer ds18b20 accept the data to the digital display temperature
<季阳阳> 在 2025-06-11 上传 | 大小：77kb | 下载：0

[VHDL编程] My_RASrm

说明：流水线处理器的Verilog代码，结构简单，基本功能-the pipeline processor，code in Verilog
<wineer> 在 2025-06-11 上传 | 大小：101kb | 下载：0

[VHDL编程] vhdl-clock-with-vga-output-for-Nexys-2

说明：Vhdl code for a working digital clock which can be displayed on a vga screen. The clock can be set using a single pushbutton. This project was written for nexys 2 board but can be easily ported to any other fpga using vhdl.
<hatsjoe> 在 2025-06-11 上传 | 大小：28kb | 下载：0

[VHDL编程] Alu-with-seven-segmetn-output

说明：This contains VHDL source code for a simple arithmetic logic unit. the input and results are displayed on a 4 digit 7 segment display. The user controls the input throug the use of switches. This design was created for the nexys 2 fpga but can be eas
<hatsjoe> 在 2025-06-11 上传 | 大小：8kb | 下载：0

[VHDL编程] FPGA_sram

说明：FPGA向SRAM中写入数据，VHDL编程 -FPGA to SRAM write data, VHDL programming
<jsrgjh> 在 2025-06-11 上传 | 大小：257kb | 下载：0

[VHDL编程] tPad_VIP

说明：altera VIP的使用例子,使用SOPC-altera VIP use examle for tpad
<ifeng> 在 2025-06-11 上传 | 大小：15.49mb | 下载：0

[VHDL编程] verilog

说明：Verilog进阶学习，Verilog进阶程序学习提高。-The Verilog advanced learning, learning to improve the Verilog Advanced program.
<龙> 在 2025-06-11 上传 | 大小：265kb | 下载：0

[VHDL编程] sed1565_nokia7110

说明：Datasheet for nokia 7110 LCD display
<aymen> 在 2025-06-11 上传 | 大小：197kb | 下载：0

[VHDL编程] booth

说明：booth multiplier in verilog
<s.mohammad jazayeri> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] div

说明：restoring divider in verilog
<s.mohammad jazayeri> 在 2025-06-11 上传 | 大小：1kb | 下载：0