[VHDL编程] eeprom

说明：VERILOG实际例程，非常适合初学者学习-VERILOG the actual routine, ideal for beginners to learn
<王林> 在 2025-06-24 上传 | 大小：509kb | 下载：0

[VHDL编程] altera_fft

说明：verilog实际例子，非常适合初学者学习-verilog practical examples, very suitable for beginners to learn
<王林> 在 2025-06-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] chumoping(Verilog)

说明：verilog实际例子，非常适合初学者学习-verilog practical examples, very suitable for beginners to learn
<王林> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] ds112

说明：xilinx Virtex-4简介 三个系列 - LX/SX/FX - Virtex-4 LX：高性能逻辑应用解决方案 - Virtex-4 SX：高性能数字信号处理 (DSP) 应用解决方案 - Virtex-4 FX：高性能全功能嵌入式平台应用解决方案-Virtex-4 Family Overview
<corez> 在 2025-06-24 上传 | 大小：109kb | 下载：0

[VHDL编程] keyboardcontroller_latest.tar

说明：keyboard controller vhdl
<wang> 在 2025-06-24 上传 | 大小：15kb | 下载：0

[VHDL编程] ddslabview

说明：The reference design and example presented in this article illustrates how you can add a DDS (direct digital synthesis) waveform generator to your LabVIEW FPGA based applicationThe examples for this article are contained in a LabVIEW 8.5.1 project.
<charlysed> 在 2025-06-24 上传 | 大小：3.12mb | 下载：0

[VHDL编程] CoolRunner

说明：This the default CPLD design shipped with the board. The CPLD helps reduce the number of jumpers on the board and simplifies the interaction of all the possible FPGA configuration memory sources-This is the default CPLD design shipped with the board.
<charlysed> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] spislave_latest.tar

说明：SPI接口的verilog代码，本代码是从机代码。-SPI interface verilog code, the code is slave machine code.
<王远> 在 2025-06-24 上传 | 大小：34kb | 下载：0

[VHDL编程] simple_spi_latest.tar

说明：SPI主机的Verilog代码，有详细的文档说明。文件无密码！-SPImaster Verilog code, with detailed documentation. No password!
<王远> 在 2025-06-24 上传 | 大小：562kb | 下载：0

[VHDL编程] PipelineSim

说明：用verilog编写的简单流水线CPU，指令集根据DLX指令集修改而来。只支持定点操作.-Verilog prepared by the simple lines with a CPU, instruction set modified from under the DLX instruction set. Supports only fixed-point operation.
<john> 在 2025-06-24 上传 | 大小：67kb | 下载：0

[VHDL编程] UART

说明：UART发送数据 中断接受数据 UART发送数据 中断接受数据-UART interrupt receive UART transmit data
<万工> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] am1808_zce_ibis_model_

说明：基于AM1808系统开发电路系统产品,电路仿真模型文件-based on am1808 circle design and simulation
<chenshisheng> 在 2025-06-24 上传 | 大小：141kb | 下载：0