[VHDL编程] SRAM_-read-and-write-test

说明：利用程序实现SRAM_读写测试,程序的稳定性好，可移植性强-achieve SRAM_ read and write test by use the program
<邱明和> 在 2025-06-23 上传 | 大小：153kb | 下载：0

[VHDL编程] cummings_final

说明：著名verilog培训专家communing写的一个非常好电路逻辑设计的一些规范-Famous verilog training expert communing write a very good circuit logic design specification
<王dl> 在 2025-06-23 上传 | 大小：50kb | 下载：0

[VHDL编程] VerilogHDL-intr

说明：verilog基础介绍，是一个英文的介绍，不过将核心知识都已经讲清楚。-the basic of verilog written in english.
<王dl> 在 2025-06-23 上传 | 大小：196kb | 下载：0

[VHDL编程] VerilogQuickRef_austin

说明：austin大学的一个verilog的quick referrence，包含最基础的语法简明手册。-A quick reference from austin
<王dl> 在 2025-06-23 上传 | 大小：60kb | 下载：0

[VHDL编程] vslides

说明：超级经典的面向最终结构优化的verilog编码模式，必须推荐。-a reference for writting optimized verilog code
<王dl> 在 2025-06-23 上传 | 大小：230kb | 下载：0

[VHDL编程] Reconfigurablefliter

说明：自己编写的SystemC源代码，拥有五级流水线的可重构图像滤波器，支持两种图像滤波算法，中值滤波和邻域平均滤波，支持算法配置-I have written SystemC source code, the reconfigurable image filter has a five-stage pipeline, supports two types of image filtering algorithms, median filtering and neighborhood average
<SuperWang> 在 2025-06-23 上传 | 大小：18.11mb | 下载：0

[VHDL编程] A3P600-PQG208

说明：Actel FPGA A3P600最小系统原理图，包含JTAG 、电源和封装 -Actel FPGA A3P600 minimum system schematics, including JTAG, power and packaging
<DAFEI> 在 2025-06-23 上传 | 大小：46kb | 下载：0

[VHDL编程] FSK

说明：推荐一个FSK解调工程，用Actel FPGA 实现的比较通用，VHDL 源代码。-Recommended Actel FPGA implementation FSK demodulator engineering, more generic, VHDL realization.
<DAFEI> 在 2025-06-23 上传 | 大小：2.73mb | 下载：0

[VHDL编程] fdiv

说明：任意分频器，输入任意数可任意分频，效果很好!-Any divider, enter any number can be arbitrarily divide, with good results!
<刘晓> 在 2025-06-23 上传 | 大小：453kb | 下载：0

[VHDL编程] chap3

说明：这是特权同学的实验二 分频计数器的实验代码-this is code about FPGA
<zhangxiao> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] chap11

说明：这是关于ＦＰＧＡ第十一节的实验代码可以参考　特权同学的深入玩转ＦＰＧＡ一书进行学习-This is the book depth Fun FPGA FPGA section XI of experimental code can refer to the privileged students learning
<zhangxiao> 在 2025-06-23 上传 | 大小：5kb | 下载：0

[VHDL编程] MonitorB

说明：用VHDL写的一个信息监视系统，包括对信息的整形、串并转换和奇偶校验等 还有状态的判断，信息格式的判断等 一个监视器-VHDL write a monitoring system, including the shaping of information, serial-to-parallel conversion and parity status judgment, the judgment of the information format monitor
<xiaok> 在 2025-06-23 上传 | 大小：776kb | 下载：0