资源列表

« 1 2 ... .32 .33 .34 .35 .36 3237.38 .39 .40 .41 .42 ... 4310 »

[VHDL编程cordic

说明:VHDL实现cordic算法,精确度非常高,模块化设计,带显示功能-VHDL implementation cordic algorithm, a very high accuracy, modular design, with display function
<hongkun> 在 2025-06-07 上传 | 大小:4kb | 下载:0

[VHDL编程ep1c12_32_vga

说明:完整的VGA时序及其彩条显示,棋盘格显示,注释完整-Complete VGA timing and color bar display, checkerboard display, annotate complete
<Lionel Chan> 在 2025-06-07 上传 | 大小:321kb | 下载:0

[VHDL编程multiclock

说明:以VHDL为基础的多功能数字钟的实现功能程序,包括时钟,闹钟,计数等功能。-In VHDL-based implementation of multi-function digital clock procedures, including clock, alarm clock, counting and other functions.
<Nevermore> 在 2025-06-07 上传 | 大小:2kb | 下载:0

[VHDL编程god

说明:This paper presents a novel robust number theoretic transform called inverse Gray Robust Symmetrical Number System (IGRSNS) and proposes its application for CDMA systems. The transceiver structure for three moduli IGRSNS-CDMA with one redunda
<Meenu> 在 2025-06-07 上传 | 大小:344kb | 下载:0

[VHDL编程IC035os142_max_worsecase

说明:数字电路设计,基本单元逻辑综合库,Worsst case 高温慢速条件库,可用dc_shell 环境下调用进行RTL综合。-Digital circuit design, the basic unit logic synthesis libraries, Worsst case conditions of high temperature slow libraries, available dc_shell environment called for RTL synthesis.
<Ou> 在 2025-06-07 上传 | 大小:4.94mb | 下载:0

[VHDL编程IC035os142_min_bestcase

说明:数字电路设计,基本单元逻辑综合库,Worsst case 低温高速条件库,可用dc_shell 环境下调用进行RTL综合。-Digital circuit design, the basic unit logic synthesis libraries, Worsst case conditions of high temperature slow libraries, available dc_shell environment called for RTL synthesis.
<Ou> 在 2025-06-07 上传 | 大小:4.73mb | 下载:0

[VHDL编程IC035os142_typ

说明:数字电路设计,基本单元逻辑综合库,Worsst case 室温典型速条件库,可用dc_shell 环境下调用进行RTL综合。-Digital circuit design, the basic unit logic synthesis libraries, Worsst case temperature conditions typical speed database available dc_shell environment called for RTL synthesis.
<Ou> 在 2025-06-07 上传 | 大小:4.73mb | 下载:0

[VHDL编程IC035os142_min_minuse

说明:数字电路设计,基本单元逻辑综合库,Worsst case 负温度,极端条件库,可用dc_shell 环境下调用进行RTL综合。-Digital circuit design, the basic unit logic synthesis libraries, Worsst case negative temperature, extreme conditions, libraries, available dc_shell environment called for RTL synthesis
<Ou> 在 2025-06-07 上传 | 大小:4.84mb | 下载:0

[VHDL编程sopc_seg_2c20

说明:基于SOPC实现数码管的动态扫描显示 四位一体数码管-Based on SOPC implementation of digital control of dynamic scanning display
<yinyangang> 在 2025-06-07 上传 | 大小:5.95mb | 下载:0

[VHDL编程Watch

说明:秒表功能电路,实现起动、停止等秒表计时功能。-Stopwatch function circuit, start, stop, etc. stopwatch function.
<cameion> 在 2025-06-07 上传 | 大小:467kb | 下载:0

[VHDL编程I2C-code

说明:I2C总线协议 Verilog源代码.试过,没有错误!可以直接使用-I2C bus protocol Verilog source code. Tried, no errors! Can be used directly
<奥蕾> 在 2025-06-07 上传 | 大小:9kb | 下载:0

[VHDL编程Calender

说明:万年历,可以准确统计并显示当前的年月日等日期时间-Calendar, you can have accurate statistics and displays the current date and time date etc.
<lin jian> 在 2025-06-07 上传 | 大小:1kb | 下载:0
« 1 2 ... .32 .33 .34 .35 .36 3237.38 .39 .40 .41 .42 ... 4310 »

源码中国 www.ymcn.org