[VHDL编程] V-6-FPGA-Configure-Guide

说明：Xilinx公司的Virtex-6配置指南，是详细的官方指南-Virtex-6 configuration guide Xilinx company, is the official guide
<fxx> 在 2025-06-24 上传 | 大小：1.96mb | 下载：0

[VHDL编程] zhongji

说明：基于vhdl的dds信号发生器程序，具有一致十k调频功能，输出32k及64k正弦波-Based on the dds signal generator vhdl program has a consistent ten k FM function, 32k and 64k sine wave output
<yjl> 在 2025-06-24 上传 | 大小：2.22mb | 下载：0

[VHDL编程] uart

说明：RS232串口的应用实例，其中用到了FIFO-RS232 serial port application, which uses a FIFO
<sdhgood> 在 2025-06-24 上传 | 大小：3.71mb | 下载：0

[VHDL编程] juanji_3_3

说明：自己写的3*3的高斯卷积模板，用Verilog在ISE上写的-Write your own 3x3 Gaussian convolution mask, using Verilog write on the ISE
<刘恒建> 在 2025-06-24 上传 | 大小：3.76mb | 下载：0

[VHDL编程] sig_control

说明：交通信号灯的verilog实现，里面包含有源程序和仿真图。-Verilog realize traffic lights, which contains the source code and simulation diagram.
<彭琦> 在 2025-06-24 上传 | 大小：2.79mb | 下载：0

[VHDL编程] wled

说明：verilog流水灯设计开发,已经经过验证的。-verilog water lamp design and development, has been proven.
<zr> 在 2025-06-24 上传 | 大小：387kb | 下载：0

[VHDL编程] mp3_player

说明：用vhdl结合sopc编写的MP3的程序 可以在硬件上跑通 包含仿真程序-Written in conjunction with vhdl MP3 sopc program can run on the hardware via emulation program included
<li> 在 2025-06-24 上传 | 大小：5.93mb | 下载：0

[VHDL编程] SPI

说明：verilog写的SPI总线程序，已经通过验证！-verilog write SPI bus program has been validated!
<bixiangru> 在 2025-06-24 上传 | 大小：9.11mb | 下载：0

[VHDL编程] std_ovl_v2p7_Feb2013

说明：目前最新的OVL库，里面是标准的ASSERTION模块，支持VHDL刚Verilog，最近在做AXI协议验证的时候用到，分享下-The latest OVL(open verification library),including all standard module of assertions(VHDL and Verilog). It can be used into AXI Protocl Verification. Just share with you guys.
<张无忌> 在 2025-06-24 上传 | 大小：4.79mb | 下载：0

[VHDL编程] nand_model

说明：Nand Flash的Verilog代码，可以用于对nand flash操作的仿真-Verilog code of Nand Flash. It can be used for nand flash operate simulation.
<张无忌> 在 2025-06-24 上传 | 大小：66kb | 下载：0

[VHDL编程] PS2-verification

说明：It is made a verification of a FPGA board with a keyboard and a VGA
<anutzu07> 在 2025-06-24 上传 | 大小：9kb | 下载：0

[VHDL编程] UART-finite-state-machine

说明：基于Verilog语言的，用有限状态机实现Uart，很实用-UART design based on finite state machine
<黎杰> 在 2025-06-24 上传 | 大小：218kb | 下载：0