资源列表
[VHDL编程] am
说明:基于FPGA的用verilog语言写的,改程序可产生不同调制系数和不同频率的AM波,长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.-Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the butt<尹佳佳> 在 2025-06-09 上传 | 大小:981kb | 下载:0
[VHDL编程] VHDL-based-digital-clock-programming
说明:基于VHDL的数字时钟设计,可以调时间,并且可以设置四个闹钟时间,中和很多VHDL的基本程序,对初学者很有用-VHDL-based digital clock design, you can adjust the time, and you can set four alarm time, and in a lot of VHDL basic procedures, useful for beginners<卢> 在 2025-06-09 上传 | 大小:10kb | 下载:0
[VHDL编程] chuankou
说明:。典型的RS232 信号在正负电平之间摆动,在发送数 据时,发送端驱动器输出正电平在+5~+15V,负电平在-5~-15V 电平。接收器典型的工作电 平在+3~+12V 与-3~-12V 之间。-. Typical RS232 signal level swing between positive and negative, when data is transmitted, the transmitter side driver outputs a positive level in+<王世豪> 在 2025-06-09 上传 | 大小:1kb | 下载:0
[VHDL编程] sram
说明:该实验实现了对SRAM 的每一个地址进行遍历读写操作,然后比对读写前后的数据是否 正确,最后通过一个LED 灯的亮灭进行指示-The experimental realization of the SRAM to traverse each address read and write operations, and then compared before and after the data is read Correct, and finally through an LED fo<王世豪> 在 2025-06-09 上传 | 大小:1kb | 下载:0