资源列表
[VHDL编程] alarm
说明:1.6个数码管动态扫描显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。-1.6 Digital control of dynamic scanning display driver<xulina> 在 2025-06-26 上传 | 大小:607kb | 下载:0
[VHDL编程] top1
说明:1.6个数码管静态显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。-1.6 Digital control static display driver 2. Mode selection butto<xulina> 在 2025-06-26 上传 | 大小:245kb | 下载:0
[VHDL编程] shift_register
说明:-- DEscr iptION : Shift register -- Type : univ -- Width : 4 -- Shift direction: right/left (right active high) -- -- CLK active : high -- CLR active : high -- CLR type : synchronous -- SET active : high -- SET type : synchronous<sanshanchuns> 在 2025-06-26 上传 | 大小:1kb | 下载:0
[VHDL编程] test_cpe_top
说明:fpga开发的程序,内容都不错,主要是top-FPGA development process, the contents are good, mainly top<bob> 在 2025-06-26 上传 | 大小:1kb | 下载:0
[VHDL编程] DSP_EMIF_if
说明:fpga开发的程序,内容都不错,主要是top_test-FPGA development process, the contents are good, mainly top_test<bob> 在 2025-06-26 上传 | 大小:1kb | 下载:0