[VHDL编程] std_logic_unsigned

说明：VHDL的基本库，讲述基本类型的操作，重载等等，代码很规范-VHDL basic library, describes the basic types of operations, overloading, etc., the code is standardized
<以利亚> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] std_logic_arith

说明：描述了VHDL加减乘除的最基本的操作，包括重载，最底层的实现，是理解一门语言的最好的途径-VHDL descr iption of the basic operations of addition, subtraction, including overloading, the underlying implementation is the best way to understand a language
<以利亚> 在 2025-06-24 上传 | 大小：7kb | 下载：1

[VHDL编程] txt_util

说明：VHDL库，仿真时使用的，包括打印，类型转换等实用的操作-Practical operation VHDL library, using simulation, including print, type conversion, etc.
<以利亚> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] Multi-function-digital-clock

说明：QuartusII开发的EDA 采用两个双十进制计数器74390 以及其他部件 组成了具有暂停 清零 调时针 调分针 12 24进制转换 整点报时等功能的多功能数字钟-QuartusII EDA developed using two pairs of decimal counter 74390 as well as other components of tune with the suspension cleared tone hour minute 1224 hex conversion
<pan> 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] lab2_pci

说明：XILINX官方提供的PCI协议芯片设计的参考代码，具有相当高的参考价值。-PCI protocol chip design reference code XILINX official, with a very high reference value.
<DR.Y> 在 2025-06-24 上传 | 大小：26kb | 下载：0

[VHDL编程] lab1_trx

说明：XILINX官方提供的高速串行收发器的设计源码具有很高的参考价值。-HIGH SPEED SERIAL TRANCIEVER
<DR.Y> 在 2025-06-24 上传 | 大小：19kb | 下载：0

[VHDL编程] CCSDS_H1_yxiao

说明：CCSDS标准的LDPC编码的MATLAB仿真源码-CCSDS standard LDPC coding MATLAB simulation source
<DR.Y> 在 2025-06-24 上传 | 大小：561kb | 下载：0

[VHDL编程] 8B_10BENCODER

说明：基于8B10B的编解码模块的设计，使用verilog HDL语言，具有实用价值。-8B10B encoder
<DR.Y> 在 2025-06-24 上传 | 大小：362kb | 下载：0

[VHDL编程] pwm

说明：VERILOG 学习第一课，输出一定占空比方波-VERILOG learn the first lesson, a certain duty cycle square wave output
<YSH> 在 2025-06-24 上传 | 大小：238kb | 下载：0

[VHDL编程] ethernet_test_top

说明：Ethernet Code for Spartan6 FPGA
<Subbu> 在 2025-06-24 上传 | 大小：4kb | 下载：0

[VHDL编程] UVM_TEST

说明：UVM 的 入门实例，一个完整的能够跑通的实例。其中包括DUT代码，Testbench代码，还有搭建过程说明。很适合用来学习UVM入门。-This paper describes an approach to using Accellera s UVM, the Universal Verification Methodology, for functional verification by mainstream users. The goal is
<唐金锋> 在 2025-06-24 上传 | 大小：7.98mb | 下载：1

[VHDL编程] CNT999

说明：使用VHDL设计999加法计数器，并使用扫描译码电路将数字显示在数码管上。顶层设计使用的原理图-Design using VHDL adder 999 counters, and use the digital scan decode circuit in the digital tube display. Schematic top-level design using
<杨芸> 在 2025-06-24 上传 | 大小：139kb | 下载：0