[VHDL编程] lopp_encoder

说明：循环码编码，Verilog语言实现，带仿真程序。-Loop coding, Verilog language, with the simulation program.
<张刚> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] cycle_en_decoder

说明：卷积码编码/解码，Verilog语言实现，带仿真程序。-Convolution encoder/decoder, Verilog language, with a simulation program.
<张刚> 在 2025-06-23 上传 | 大小：3kb | 下载：1

[VHDL编程] ccd

说明：这个爱马仕请认真书写上传资料的详细功能、包含内容说明(至少要20个字)。尽量不要让站长把时间都花费在为您修正说明上-this is a qudong
<wangyan> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Rectangular-wave-generator

说明：采用直接数字频率合成(DDS)技术原理设计，由按键设置输出频率，数码管低5位显示输出频率值；按键设置输出信号占空比，数码管高两位显示输出信号占空比，占空比类型为固定为7种：8:1、4:1、2:1、1:1、1:2、1:4、1:8、，对应显示为：8.1、4.1、2.1、1.1、1.2、1.4、1.8。-Direct digital frequency synthesis (DDS) technology design principles, the output frequency is set b
<maxiaolei> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] FPGA32JFIR

说明：基于FPGA的FIR滤波，希望对其它人有用-FPGA-based FIR filter, hope useful for other people! ! ! !
<wang> 在 2025-06-23 上传 | 大小：652kb | 下载：0

[VHDL编程] long_training_ise10migration

说明：无线通信系统长训练序列生成模块。ISE完整工程。 -Long training module for wireless telecom system.ISE full project.
<田田> 在 2025-06-23 上传 | 大小：173kb | 下载：0

[VHDL编程] short_training

说明：无线通信系统短训练序列生成模块。ISE完整工程。-Short training module for wireless telecom system.ISE full project.
<田田> 在 2025-06-23 上传 | 大小：176kb | 下载：0

[VHDL编程] DATA_Pilot_Insert

说明：无线通信系统导频插入模块。ISE完整工程。 -Pilot insert module for wireless telecom system.ISE full project.
<田田> 在 2025-06-23 上传 | 大小：158kb | 下载：0

[VHDL编程] RSIC_CPU

说明：指令寄存器在clk上升沿把数据总线送来的指令高八位或第八为寄存器中-instruction register and it s textbench
<曹佳俊> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd12864

说明：lcd12864液晶显示 Verilog语言-lcd12864 VerilogHDL
<飞雪> 在 2025-06-23 上传 | 大小：752kb | 下载：0

[VHDL编程] key_led

说明：led灯按键控制 VerilogHDL 始于FPGA入门学习-led control VerilogHDL
<飞雪> 在 2025-06-23 上传 | 大小：375kb | 下载：0

[VHDL编程] FIR-VHDL

说明：15阶FIR滤波器的设计VHDL代码 ，包括顶层模块及各模块的VHDL设计代码-15 order FIR filter design VHDL code, including the top-level module and each module VHDL design code
<张宇航> 在 2025-06-23 上传 | 大小：2kb | 下载：0