[VHDL编程] FPGAbasedprogramable-PROWER

说明：本设计提出了一个基于FPGA的程控稳压电源的方案。通过按键向FPGA输入信号，FPGA得到“十位”和“各位”计数脉冲信号，通过计数器模块计数，内部计数器的信号一路送给外部显示电路来显示当前的电压值，另一路经过D/A转换器（DAC0832）输出模拟量，再经过运算放大器隔离放大，控制输出功率管的基极，随着功率管基极电压的变化而输出不同的电压，同时实现双路输出。实际测试结果表明，本系统具有易调节，高可靠性，操作方便，电压稳定度高，其输出电压采用了数字显示的特点。-This design present
<南宫崔浩> 在 2025-06-23 上传 | 大小：1.2mb | 下载：0

[VHDL编程] cpld-program

说明：CCD1208驱动时序，波形符合工作要求-CCD1208 drive timing, waveform meet the job requirements
<邢威> 在 2025-06-23 上传 | 大小：212kb | 下载：0

[VHDL编程] RISC_CPU

说明：RISC cpu设计，verilog语言，PIC14位指令集-RISC cpu design, verilog language, PIC14-bit instruction set
<liuweijie> 在 2025-06-23 上传 | 大小：342kb | 下载：0

[VHDL编程] DDS

说明：FPGA,ISE12.2,DDS代码，VHDL语言-FPGA, ISE12.2, DDS the code, VHDL language
<liuweijie> 在 2025-06-23 上传 | 大小：170kb | 下载：0

[VHDL编程] emmc_cmd_interface_module

说明：emmc控制芯片CMD命令线主机接口模块,-emmc control chip CMD command line host interface module
<Elkan> 在 2025-06-23 上传 | 大小：3kb | 下载：2

[VHDL编程] SRAM

说明：用memory compiler 生成的 512*8的SRAM，经过测试，可用进行读写-With SRAM memory compiler to generate 512* 8, tested, can read and write
<李中星> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] ahb

说明：基于AMBA2.0的AHB 总线，包括arbiter，decoder，Muxs2m,Muxm2s-Based AMBA2.0 the AHB bus, including the arbiter, decoder, Muxs2m, Muxm2s
<李中星> 在 2025-06-23 上传 | 大小：10kb | 下载：0

[VHDL编程] src_vtb

说明：用verilog实现的维特比译码电路，可以实现维特比译码-With verilog realize Viterbi decoding circuit, Viterbi decoding can be achieved
<李中星> 在 2025-06-23 上传 | 大小：3kb | 下载：0

[VHDL编程] 232Rec

说明：FPGA中实现串口数据的接收，程序简单明了，采用Verilog语言编写，思路清晰，是初学者的帮手-FPGA implemented in serial data received, the program is simple, using the Verilog language, clear thinking, a beginner s helper
<ccm> 在 2025-06-23 上传 | 大小：506kb | 下载：0

[VHDL编程] driver

说明：基于FPGA的脉冲发生，使用的是Quartus仿真环境以及VHDL语言编译-FPGA-based pulse generation, using Quartus simulation environment and VHDL language compiler
<张张> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] TLC5615_Verilogprogram

说明：TLC5616的控制和驱动程序，通过一个顶层文件建立连接，编写了一个Modelsim上的仿真测试用例，仿真结果正确。-TLC5616 control and driver, through a top-level file to establish the connection, the preparation of a simulation test case on the Modelsim, the simulation results are correct.
<yangcqupt> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] FIR_filter

说明：fir滤波器,FIR_filter design code-FIR_filter design code
<jason> 在 2025-06-23 上传 | 大小：1kb | 下载：0