资源列表

« 1 2 ... .63 .64 .65 .66 .67 3768.69 .70 .71 .72 .73 ... 4310 »

[VHDL编程FPGA

说明:包括密勒码编解码、循环码编解码、FSK和PSK调制解调-Including Miller encoding and decoding, encoding and decoding cycle, FSK and PSK modulation and demodulation
<李飞> 在 2025-06-24 上传 | 大小:249kb | 下载:0

[VHDL编程61EDA_C2701

说明:开发环境vhdl FPGA实现的NandFlash控制器(带ECC)文档+源代码-Vhdl FPGA development environment to achieve NandFlash controller (with ECC) document+ source code
<谢小虎> 在 2025-06-24 上传 | 大小:1.51mb | 下载:0

[VHDL编程sport

说明:基于FPGA的数字秒表,通过按键开始计时,再次按下暂停,按下复位键清零-FPGA-based digital stopwatch, through the button to start timing, press pause again, press the reset button clears
<11> 在 2025-06-24 上传 | 大小:551kb | 下载:0

[VHDL编程clkdiv

说明:对于fpga的时钟分频,编程方法,简单易懂,赠给各位学习fpga的同志们-For fpga clock frequency division, programming method, and easy to understand, to your learning fpga comrades
<fanbin> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程uart

说明:UART developement in VHDL
<mohamed bouasria> 在 2025-06-24 上传 | 大小:74kb | 下载:0

[VHDL编程autosell

说明:自动售货机程序,以Verilog三段式描述方法描述有限状态机FSM,编译及输出正常-Vending machine program, describe the method described in Verilog three-finite state machine FSM, compile and output normal
<Tom xue> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程Alarm

说明:The aim this project is to implement the functionality of a digital alarm clock on a FPGA. As soon as the FPGA is switched on, the clock starts. The alarm can be set using the dip-switches provided on the FPGA board. This is indicated through the LED
<bkaraca> 在 2025-06-24 上传 | 大小:473kb | 下载:0

[VHDL编程16-bit-crc16

说明:16位并行输入输入的CRC16,已验证无错误-16-bit parallel data input crc16, algorithm logic has been verified
<卫斯理> 在 2025-06-24 上传 | 大小:52kb | 下载:0

[VHDL编程hello_world

说明:基于nisoII软核的摇摇棒设计,带中断-Rod shook nisoII soft-core-based design, with interrupt
<song> 在 2025-06-24 上传 | 大小:3kb | 下载:0

[VHDL编程ise_tutorial_ug695

说明:非常有用的数字电路设计用书,也很适合初学者-useful for digital circuit design
<章凌> 在 2025-06-24 上传 | 大小:2.8mb | 下载:0

[VHDL编程rs_jianhua

说明:实现rs编码器,用于基带信号的编码和解码,纠错编码-useful for digital siginal rs coding
<章凌> 在 2025-06-24 上传 | 大小:4.58mb | 下载:0

[VHDL编程jishuqi

说明:Verilog实现计数器功能,开发环境是Quartus-I dont know
<skyadmin> 在 2025-06-24 上传 | 大小:331kb | 下载:0
« 1 2 ... .63 .64 .65 .66 .67 3768.69 .70 .71 .72 .73 ... 4310 »

源码中国 www.ymcn.org