资源列表
[VHDL编程] Lab4
说明:该实验室会议的目的是要实现一个可配置的FM-AM数字调制器的数据通路。它是由一个CIC内插滤波器及可配置的FM-AM块。调制器信号以48kHz被取样,并且由CIC内插滤波器的装置内插高达96MHz的。在FM-AM配置块适用于96 MHz的时钟-The aim of this laboratory session is to implement the data-path of a configurable FM-AM digital modulator. It is composed of<张珂> 在 2025-08-18 上传 | 大小:4.16mb | 下载:0
[VHDL编程] UVM_learning
说明:UVM使用指南和代码分析,有PDF学习指南文档,还有hello入门级代码供参考-UVM guides and code analysis, study guide in PDF documents, as well as entry-level code for reference hello<刘建> 在 2025-08-18 上传 | 大小:2.9mb | 下载:0
[VHDL编程] CCD_frequency_generator
说明:CCD工业相机六路频率发生器,VHDL语言实现,非Verilog HDL-CCD industrial camera image capture six-way frequency generator, VHDL language, non Verilog HDL.<Alan> 在 2025-08-18 上传 | 大小:366kb | 下载:0
[VHDL编程] Frequency_Check
说明:频率计 用于频率的测量 包括三个模块-Frequency check ,it is used to ferquency checking, and it contained three parts.<陈浩> 在 2025-08-18 上传 | 大小:559kb | 下载:0
[VHDL编程] vcoPanalog_filter
说明:a verilog-ams code for a vco and an analog filter<oussama> 在 2025-08-18 上传 | 大小:1kb | 下载:0
[VHDL编程] test_verilog---Copie
说明:a verilog-ams code for a p-a verilog-ams code for a pll<oussama> 在 2025-08-18 上传 | 大小:1kb | 下载:0
[VHDL编程] ReadFifo
说明:QuartusII 15.0版本中,在Qsys中建立的自己定制的符合Avalon总线协议的IP核,实现功能将输入的TS流识别并存储到FIFO中,Nios核再通过总线对数据进行读取-QuartusII 15 version of the Qsys in to establish their own custom Avalon bus protocol in line with the IP core, the realization of the function to enter the TS<艾馨> 在 2025-08-18 上传 | 大小:72kb | 下载:0
[VHDL编程] crc16_demo_20160425_512Byte
说明:并行输入任意字节,两种国际标准的CRC16,循环冗余校验,生成多项式为8005或者1202两种国标,生成并行16为校验码,准确适用,亲测工程应用-Enter any byte parallel two international standard CRC16, cyclic redundancy check generator polynomial for the 8005 or 1202 two kinds GB, 16 generate parallel code verification,<贾俊超> 在 2025-08-18 上传 | 大小:189kb | 下载:0