资源列表
[VHDL编程] Use-lab2-ISE-software
说明:熟悉掌握VerilogHDL语言并能用其建立基本 的逻辑部件在Xilinx ISE平台进行输入、编辑、 调试、仿真-Familiar with Verilog HDL language and be able to establish its basic logical components in Xilinx ISE platform for input, editing, debugging, simulation<李文> 在 2025-06-10 上传 | 大小:1.59mb | 下载:0
[VHDL编程] 1602_FPGA
说明:本设计是在DE1_SoC开发板上驱动一个1602,注意不是用Verilog驱动的,而是用C去驱动的,用了现在很流行的soc技术,是一个帮忙入门DE1_SOC的优秀程序-This design is driven DE1_SoC a 1602 development board, pay attention to not using Verilog-driven, but with C to drive, with the now very popular soc technology, is a<徐玉华> 在 2025-06-10 上传 | 大小:24.89mb | 下载:0
[VHDL编程] IIC_dev
说明:IIC传输,实际遇到的开发问题处理。很有借鉴意义,避免走弯路哦-IIC transmission, practical problems encountered in the development process. Referential significance, oh avoid detours<dagegegoni> 在 2025-06-10 上传 | 大小:1kb | 下载:0
[VHDL编程] 06_pll_test
说明:PLL实现,在xilinx spartan 6的参考时钟50MHz上实现不同频率的锁相环程序-PLL implementation, in the Spartan Xilinx 6 reference clock 50MHz on the realization of different frequencies of the phase-locked loop program<王涛> 在 2025-06-10 上传 | 大小:242kb | 下载:0
[VHDL编程] cbl-documentation
说明:COMMON BOOLEAN LOGIC DOCUMENTATION<sree> 在 2025-06-10 上传 | 大小:1.53mb | 下载:0
[VHDL编程] binary-squarer
说明:BINARARY SQURING CIRCUIT DOCUMENTATION<sree> 在 2025-06-10 上传 | 大小:1.17mb | 下载:0
[VHDL编程] CRC-DOCUMENTATION
说明:CYCLIC REDUNDACY CHECK DOCUMENTATION<sree> 在 2025-06-10 上传 | 大小:1.12mb | 下载:0