资源列表

« 1 2 ... .14 .15 .16 .17 .18 4019.20 .21 .22 .23 .24 ... 4310 »

[VHDL编程Register.vhd

说明:This file is an asynchronous vhdl Register. It registers the input vector into the output vector when the Enable variable is high.
<keklaquoi> 在 2025-07-14 上传 | 大小:1kb | 下载:0

[VHDL编程VerilogBasicICDesign

说明:Verilog基本电路设计,包括时钟域同步、无缝切换、 异步FIFO、去抖滤波-Verilog basic circuit design, including clock domain synchronization, seamless switching, asynchronous FIFO, debounce filter
<韩向超> 在 2025-07-14 上传 | 大小:6kb | 下载:0

[VHDL编程Based-SystemVerilog-ofAMBA-Bus

说明:本论文是基于systemverilog的AMBA总线的实现,是学习systemverilog的一份好资料-This paper is based on systemverilog AMBA bus implementation, is to learn systemverilog a good information
<韩向超> 在 2025-07-14 上传 | 大小:9.04mb | 下载:0

[VHDL编程Modelsim-System-verilog-calls-DPI

说明:本文给出了在Modelsim开发环境下,如何在systemverilog中利用DPI调用C函数的具体方法。-This paper gives a specific way to call C functions in DPPHs in systemverilog in Modelsim development environment
<韩向超> 在 2025-07-14 上传 | 大小:1kb | 下载:0

[VHDL编程Writing-TBusing-SystemVerilog

说明:本书是关于如何用systemverilog写测试台程序的,对于搞验证和测试的人绝对有用-This book is about how to use the systemverilog write test bench program, for those who engage in verification and testing is absolutely useful
<韩向超> 在 2025-07-14 上传 | 大小:1.71mb | 下载:0

[VHDL编程conv

说明:Conv Encoder for VHDL Vivado
<Vaaiib> 在 2025-07-14 上传 | 大小:15kb | 下载:0

[VHDL编程SPI_TEST

说明:verilog SPI 读写时序,测试验证OK.-SPI Verilog Code, Master and Slaver.
<zhufull> 在 2025-07-14 上传 | 大小:15.61mb | 下载:0

[VHDL编程Projekt7_GenericMultiplexer

说明:Simple Generic Multiplexer in VHDL
<Mike> 在 2025-07-14 上传 | 大小:541kb | 下载:0

[VHDL编程eight_bit_spi

说明:Interface for SPI bus words 8bits with availability to loop the exchange
<jbonneau> 在 2025-07-14 上传 | 大小:2kb | 下载:0

[VHDL编程DSP-IN-FPGA

说明:何宾所著的关于FPGA用于实现DSP的设计方法与原理,非常详细,对初学者帮助很大 -He Bin on the FPGA used to achieve the DSP design methods and principles, very detailed, great help for beginners
<冰兵> 在 2025-07-14 上传 | 大小:38.97mb | 下载:1

[VHDL编程detector_vhdl_sources

说明:this a vhdl code for the generation of an hyperchaotique systeme lorenz systeme-this is a vhdl code for the generation of an hyperchaotique systeme lorenz systeme
<Sid Ahmed> 在 2025-07-14 上传 | 大小:28kb | 下载:0

[VHDL编程StepperMotor_control_follow

说明:本源码是基于FPGA来控制步进电机运行上位机发出的精确步数,并能够实时跟踪步进电机行进的位置,通过UART接口与上位机进行串口通信。-The source code is based on FPGA to control the stepper motor running the host computer to send the exact number of steps, and can track the location of the stepper motor in real time
<Chen> 在 2025-07-14 上传 | 大小:4.27mb | 下载:0
« 1 2 ... .14 .15 .16 .17 .18 4019.20 .21 .22 .23 .24 ... 4310 »

源码中国 www.ymcn.org