[VHDL编程] Design_of_Programmable_Music_Generator

说明：根据音乐发生的机理，将复杂可编程逻辑器件作为发生音乐的核心器件，用高速集成电路硬件描述语言编程描述发生的音乐乐谱，配合周边硬件电路，由电声转换发声器接收信号，从而发出音乐声，实验表明，采用该方法设计的音乐发生器成本低、修改方便-Music took place in accordance with the mechanism of complex programmable logic device, as occurred in the core of music devices, with h
<shenshunan> 在 2025-06-11 上传 | 大小：189kb | 下载：0

[VHDL编程] isedown

说明：
<veraking> 在 2025-06-11 上传 | 大小：1.27mb | 下载：0

[VHDL编程] FFT_ip_veriolg_code

说明：ip核的FFTverilog源代码，说明不是很具体-ip nuclear FFTverilog source code, that is not very specific
<james_chan> 在 2025-06-11 上传 | 大小：34kb | 下载：0

[VHDL编程] classic_Verilog

说明：国外经典verilog代码，很适合初学者，其中的有些概念对老手也可以考虑下-Foreign classic Verilog code, it is suitable for beginners, of which some of the concept of a veteran may also want to consider under the
<james_chan> 在 2025-06-11 上传 | 大小：63kb | 下载：0

[VHDL编程] VHDL

说明：VHDL程序供业余爱好者学习，不得用于商业目的。-VHDL procedures for amateurs learning, may not be used for commercial purposes.
<ty> 在 2025-06-11 上传 | 大小：2.84mb | 下载：0

[VHDL编程] URAT

说明：URAT的VHDL设计及时序仿真、调试、测试。含有波形图-URAT the VHDL design and timing simulation, debugging, testing. Waveform contains
<xiaoxi> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] sdram

说明：vhdl 编写的sdram controler, 双通道-VHDL prepared sdram controler, dual-channel
<chenchungen> 在 2025-06-11 上传 | 大小：3kb | 下载：0

[VHDL编程] dianzishezhong

说明：电子时钟 EDA 基本要求： 24小时计数显示； 具有校时功能（时，分） 附加要求 1、秒表功能（复位，计时-Electronic clock EDA basic requirements: a 24-hour count showed with a school function (hours, minutes,) Additional requirement 1, stopwatch functions (reset, clock
<Jaman> 在 2025-06-11 上传 | 大小：3kb | 下载：0

[VHDL编程] fft1024ref_v1_0

说明：FFT VHDL code
<davidluo> 在 2025-06-11 上传 | 大小：568kb | 下载：0

[VHDL编程] modelsim

说明：详细介绍modelsim的使用方法，详细的介绍modelsim使用方法-Details on the use of ModelSim, ModelSim detail using the method
<heh> 在 2025-06-11 上传 | 大小：580kb | 下载：0

[VHDL编程] CRC_xapp562

说明：crc校验,经验证正确,下载就可直接用,有不足的地方可以指正,-CRC check, certified correct, you can download directly, there are deficiencies can correct me,
<lh> 在 2025-06-11 上传 | 大小：48kb | 下载：0

[VHDL编程] test

说明：使用VHDL语言，对Altera公司的DE2开发板进行开发，本例实现了对板上7段数码管的显示，在niosiiIDE上基于硬件实现小灯的循环亮灭-Using VHDL language, on Altera s DE2 development board for development, which in this case the realization of paragraph 7 of the on-board digital tube display, in niosiiIDE hardw
<张好> 在 2025-06-11 上传 | 大小：54kb | 下载：0