[VHDL编程] AdlER

说明：some thing is very off about this
<Benten > 在 2025-06-11 上传 | 大小：4.93mb | 下载：0

[VHDL编程] spram

说明：verilog编写的spram，包含顶层模块，控制模块和spram本体，其中spram为Altera提供的ip核，已在quartus 16上运行通过(Verilog written in spram, including the top-level module, control module and spram ontology, where spram is the IP kernel provided by Altera, has been running on quartus 16)
<keykai > 在 2025-06-11 上传 | 大小：2.73mb | 下载：0

[VHDL编程] bist 2017 paper

说明：A new low-power (LP) scan-based built-in selftest (BIST) technique is proposed based on weighted pseudorandom test pattern generation and reseeding. A new LP scan architecture is proposed, which supports both pseudorandom testing and deterministi
<Maddy619 > 在 2025-06-11 上传 | 大小：1.5mb | 下载：0

[VHDL编程] spec.tar

说明：M.2 testing specification
<isaac172106 > 在 2025-06-11 上传 | 大小：444kb | 下载：0

[VHDL编程] tengkan-V2.2

说明：Calculation crosshairs diffraction image at different distances, Channelized receiver based on multi-phase structure, Verification is available.
<manjaofienen > 在 2025-06-11 上传 | 大小：148kb | 下载：0

[VHDL编程] hhcit

说明：Includes the modulation, demodulation, signal to noise ratio calculation, Including AHP, factor analysis, regression analysis, cluster analysis, Noisy pulse correlation detection signal.
<张海涛 > 在 2025-06-11 上传 | 大小：148kb | 下载：0

[VHDL编程] vtrb

说明：% disp('MATLAB encoder output') % disp(u)
<Ravin48 > 在 2025-06-11 上传 | 大小：165kb | 下载：0

[VHDL编程] basic_uart

说明：basic code for UART receiver and transmeter
<Ravin48 > 在 2025-06-11 上传 | 大小：3kb | 下载：0

[VHDL编程] RS232_verilog1

说明：RS232通信协议verilog程序。经过调试可以使用(RS232 communication protocol Verilog program. After debugging can be used)
<你好PSL > 在 2025-06-11 上传 | 大小：6.38mb | 下载：0

[VHDL编程] DE2_70_D5M_LTM_sobel

说明：SOBEL TO DETECT IMAGE EDGE
<chun354 > 在 2025-06-11 上传 | 大小：8.22mb | 下载：0

[VHDL编程] DE2-115_Basic_Computer

说明：BASIC COMPUTER FOR JTAG_UART
<chun354 > 在 2025-06-11 上传 | 大小：677kb | 下载：0

[VHDL编程] DE2_115_Synthesizer

说明：SOUND DEMONSTRATION AND SYNTHESIZER
<chun354 > 在 2025-06-11 上传 | 大小：54kb | 下载：0