[VHDL编程] major1_contrast

说明：code to enhance a picture in verilog.
<nishusingla> 在 2025-06-09 上传 | 大小：1.7mb | 下载：0

[VHDL编程] major_threshold

说明：code to perform thresholding operation on a picture
<nishusingla> 在 2025-06-09 上传 | 大小：3.96mb | 下载：0

[VHDL编程] major_brightness

说明：code to perform brightness operation
<nishusingla> 在 2025-06-09 上传 | 大小：1.81mb | 下载：0

[VHDL编程] major1

说明：code for inverting an image in verilog
<nishusingla> 在 2025-06-09 上传 | 大小：31kb | 下载：0

[VHDL编程] Minor-1

说明：code for "booth multiplier" using verilog
<nishusingla> 在 2025-06-09 上传 | 大小：580kb | 下载：0

[VHDL编程] DE2_70_D5M_LTM

说明：filtre de sobel sur fpga
<jordra> 在 2025-06-09 上传 | 大小：197kb | 下载：0

[VHDL编程] DE2_70_D5M_LTM_sobel_dilation

说明：DE2_70_D5M_LTM_sobel_dilation
<jordra> 在 2025-06-09 上传 | 大小：243kb | 下载：0

[VHDL编程] DE2_70 sobel

说明：DE2_70 sobel_dilationdsd
<jordra> 在 2025-06-09 上传 | 大小：232kb | 下载：0

[VHDL编程] Altshift_tabs_lab0

说明：programme en vhdl sur fpga
<jordra> 在 2025-06-09 上传 | 大小：33kb | 下载：0

[VHDL编程] counter_verilog

说明：DE2_70_D5M_LTM_sobel_dilation
<jordra> 在 2025-06-09 上传 | 大小：16kb | 下载：0

[VHDL编程] counter_vhdl

说明：counter_verilog sur fpga
<jordra> 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] StopWatch

说明：利用Verilog实现数字秒表（基本逻辑设计分频器练习） 设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。 设置启/停开关。当按下启/停开关后，将启动秒表输出，当再按一下启/停开关时，将终止秒表的输出。 采用结构化设计风格描述，即先设计一个10分频电路，再用此电路构建秒表电路。(Using Verilog to realize digital stopwatch (basic l
<VoidShooter> 在 2025-06-09 上传 | 大小：1kb | 下载：0