[VHDL编程] AM调制解调

说明：基于Artix-7 FPGA的AM调制解调代码，从AD读入信号后，进行AM调制，并解调输出（将代码分成两个工程就是AM的调制和解调），其中解调用到的数字滤波采用MATLAB设计(The AM modulation and demodulation code based on artix-7 FPGA, after reading the signal from AD, carries out AM modulation, and demodulates the output (the code
<Emmanuel000> 在 2025-06-19 上传 | 大小：39.13mb | 下载：1

[VHDL编程] sram_ctr

说明：SRAM VERILOG 实现FPGA控制SRAM的功能。测试可以使用。(SRAM verilog fpga vivado ise quartus.)
<hwz> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC9481

说明：利用FPGA对AD9481进行采样，亲测有用(Sampling ad9481 with FPGA)
<山粉小圆子> 在 2025-06-19 上传 | 大小：32kb | 下载：1

[VHDL编程] xapp1247-multiboot-spi

说明：Xilinx 7系列 FPGA multiboot功能说明文档，增加FPGA加载可靠性(Xilinx 7 Series FPGA multiboot function descr iption document to increase FPGA loading reliability)
<superlizechao> 在 2025-06-19 上传 | 大小：425kb | 下载：0

[VHDL编程] eth_Management_interface

说明：千兆网的FPGA代码，非常有用的，请大家阅读(ethernet verilog coding,please read it and download it)
<TONYSSSS> 在 2025-06-19 上传 | 大小：5kb | 下载：0

[VHDL编程] AHB2-master

说明：AMBA AHB 2.0 VIP in SystemVerilog UVM
<wangliu433> 在 2025-06-19 上传 | 大小：31kb | 下载：0

[VHDL编程] AHB5-master

说明：amba ahb2 协议vip，包括master和slave(AMBA AHB 2.0 VIP in SystemVerilog UVM)
<wangliu433> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：数字通信同步技术的MATLAB与FPGA实现 Altera Verilog版.pdf(Synchronization technology of digital communication MATLAB FPGA Altera Verilog.pdf)
<小博小超人> 在 2020-11-02 上传 | 大小：49.67mb | 下载：0

[VHDL编程] 21

说明：《数字滤波器的MATLAB与FPGA实现：Altera Verilog版》——杜勇前五章(Realization of digital filter with MATLAB and FPGA: Altera Verilog version)
<小博小超人> 在 2020-11-02 上传 | 大小：41.62mb | 下载：0

[VHDL编程] 22

说明：《数字滤波器的MATLAB与FPGA实现：Altera Verilog版》——杜勇六到九章pdf(Realization of digital filter with MATLAB and FPGA: Altera Verilog version)
<小博小超人> 在 2020-11-02 上传 | 大小：34.86mb | 下载：0

[VHDL编程] hdmi

说明：滚动彩条显示。通过HDMI接口输出单色图案、渐变色、单幅马赛克、动态马赛克等图案。使用Verilog，基于Xilinx Spartan-6 LX45器件，AX6045开发板(Scroll bar display. Through HDMI interface output monochrome pattern, gradient color, single mosaic, dynamic mosaic and other patterns. Using Verilog, based on Xil
<听丨雨> 在 2025-06-19 上传 | 大小：3.08mb | 下载：0

[VHDL编程] 异步FIFO

说明：纯Verilog实现的异步FIFO，分为读写控制模块，SRAM CORE，同步等几个模块，内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)
<wt2110> 在 2025-06-19 上传 | 大小：2kb | 下载：1