资源列表
[VHDL编程] vhdl-Jijin
说明：关于VHDL语言的设计例子集锦，对于初学者来讲非常合适，可以对比自己的程序来找出更好的设计思路-On the VHDL design language allehanda example, in terms of very suitable for beginners, you can contrast their own process to identify a better design ideas<王丕涛> 在 2025-06-09 上传 | 大小：285kb | 下载：0
[VHDL编程] 8051forxilinx
说明：这是一个基于xilinx平台的8051处理器文件，用VHDL代码编写-This is a platform based on Xilinx 8051 processor document, using VHDL coding<王龙> 在 2025-06-09 上传 | 大小：4.31mb | 下载：0
[VHDL编程] FPGAdesign
说明：这是一个关于FPGA设计的高级进阶，介绍了一些设计技巧-This is a study on high-level Advanced FPGA design, introduced a number of design skills<王龙> 在 2025-06-09 上传 | 大小：1.64mb | 下载：0
[VHDL编程] mp3_decoder
说明：这是一个用VHDL语言编写的mp3编解码实现。-This is a use of VHDL language to achieve the mp3 codec.<王龙> 在 2025-06-09 上传 | 大小：33kb | 下载：0
[VHDL编程] VHDLtraining
说明：这是一个好的学习VHDL语言的工具，全动画演示-This is a good tool to learn VHDL language, all-animated demo<王龙> 在 2025-06-09 上传 | 大小：3.76mb | 下载：0
[VHDL编程] top_hc164_driver
说明：通过验证的计数器，附带测试文件，适合学习和使用-Authenticated counter, attached to the test document, suitable for the learning and use of<食肉鸟> 在 2025-06-09 上传 | 大小：3kb | 下载：0
[VHDL编程] SimpleBehavioralSRAMModel
说明：HC164用来驱动数码管以及LED指示灯，动态扫描数码管的是利用视觉暂留的特性进行显 示景物引起人的视觉印象，在景物消失后还能在视网膜上保持0。1秒的时间叫做视觉暂 留。可以将数据刷新速率可以为10Hz(0.1s)，同时我们需要对四位数据进行扫描，因此 数据刷新速率最低应该为10Hz×4。最高可以为50MHz(HC164可以工作在50－175MHz)。 根据实际情况我们可以定为 762.939453125 = 50MHz因此接口处led,seg_value,dot数据的变化速率最<食肉鸟> 在 2025-06-09 上传 | 大小：4kb | 下载：0
[VHDL编程] VHDL_display
说明：VHDL实现的示波器-完整的文档和源代码，可在fpga实现-VHDL realization Oscilloscopes- Full documentation and source code, can achieve in the FPGA<> 在 2025-06-09 上传 | 大小：221kb | 下载：0
[VHDL编程] VHDL_example
说明：VHDL语言的100个实例，供初学vhdl的人使用-VHDL language, 100 instances for the use of VHDL Beginners<> 在 2025-06-09 上传 | 大小：313kb | 下载：0
[VHDL编程] PicoBlaze_Embedded
说明：通过验证的文件，附带测试文件，非常适合学习和使用-Authenticated documents, with the test document, very suitable for the learning and use of<食肉鸟> 在 2025-06-09 上传 | 大小：981kb | 下载：0
[VHDL编程] ref-sdr-sdram-verilog
说明：标准SRD SDRAM控制器参考设计，altera提供 Verilog代码,带有使用手册，大家试试交流一下 -Standard SRD SDRAM controller reference design, altera provide Verilog code, with user manual, we try to exchange some<费尔德> 在 2025-06-09 上传 | 大小：758kb | 下载：0