[VHDL编程] s3esk_rotary_encoder_interface

说明：Xilix spartan 3E 旋转编码器接口,脉冲方向识别,AB脉冲滤波 Rotary Encoder Interface Demonstrates how to use the rotary encoder portion of the rotary pushbutton switch.-Xilix spartan 3E rotary encoder interface, pulse direction identification, AB pulse filter Rotar
<weihua yuan> 在 2025-06-24 上传 | 大小：273kb | 下载：0

[VHDL编程] bhgfdti

说明：含有七人表决器，格雷码变换电路，英文字符显示电路，基本触发器（D和JK），74LS160计数器功能模块，步长可变的加减计数器-Containing seven people vote, and Gray code conversion circuit, the English characters display circuit, the basic flip-flop (D and JK), 74LS160 counter function modules, variable-step add
<俞皓尹> 在 2025-06-24 上传 | 大小：414kb | 下载：0

[VHDL编程] vhdl

说明：VHDL源码-VHDL source
<王力> 在 2025-06-24 上传 | 大小：40kb | 下载：0

[VHDL编程] vhdl100

说明：VHDL的大量实用例子，一共有100个哦-VHDL of a large number of practical examples, a total of 100 Oh
<iris> 在 2025-06-24 上传 | 大小：313kb | 下载：0

[VHDL编程] fpgaexperience

说明：很不错的FPGA设计学习资料。非常值得看一看哦。-FPGA design is very good learning materials. Oh well worth a look.
<刘峰> 在 2025-06-24 上传 | 大小：944kb | 下载：0

[VHDL编程] Verilog

说明：verilog硬件语义的介绍，里面囊括了几乎所有verilog的相关硬件的语义。-Verilog hardware semantics introduced, which include almost all the relevant hardware Verilog semantics.
<刘峰> 在 2025-06-24 上传 | 大小：456kb | 下载：0

[VHDL编程] chuzuchejijiaqi

说明：该出租车计价器可实现里程计费，设计者完成出租车计价器的硬件和软件设计。-It can be realized Taximeter metered, designers Taximeter complete hardware and software design.
<海饼干> 在 2025-06-24 上传 | 大小：499kb | 下载：0

[VHDL编程] DE2_TV

说明：基于DE2 development board的工程用来显示N制的电视信号。-DE2 development board based on the engineering system used to display television signals N.
<qdz> 在 2025-06-24 上传 | 大小：136kb | 下载：0

[VHDL编程] TINY3

说明：verilog 编写的tiny cpu 代码，可实现简单的指令和计算-Verilog prepared tiny cpu code, can be simple instructions and the calculation
<songbo> 在 2025-06-24 上传 | 大小：1.58mb | 下载：0

[VHDL编程] jtd

说明：交通灯控制程序.实现十字路口的交通灯控制.使用vhdl编写,使用方便.-Traffic lights control procedures. The realization of the traffic signal controlled crossroads. The use of VHDL to prepare and easy to use.
<good> 在 2025-06-24 上传 | 大小：701kb | 下载：0

[VHDL编程] clocksystem

说明：本文件是针对了解闹钟控制系统而写的一个VHDL源代码。-This document is aimed at understanding clock control system and write a VHDL source code.
<Mace> 在 2025-06-24 上传 | 大小：4.5mb | 下载：0

[VHDL编程] dividend4

说明：本设计是一个八位被除数除以四位除数，得到不超过四位的商的整数除法器。被除数、除数、商和余数都是无符号整数。-The design is an eight dividend divided by the divisor of four, to be not more than 4 business integer divider. Dividend, divisor, and remainder are unsigned integers.
<howardmu123> 在 2025-06-24 上传 | 大小：474kb | 下载：0