[VHDL编程] shuzisuoxiang

说明：数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。-Digital phase-locked loop (DPLL) technology in digital communications, radio electronics, and many other fields has been extremely wide range of
<hellen> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] nfenpin

说明：N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。-N divider is a simple addition to N counter. Addition and subtraction of the pulse divider circuit output pulse frequency N again, the whole loop of the output signal Fout.
<hellen> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] niguan

说明：fsk的调制与解调 fsk的调制与解调 vhdl实现-fsk modulation demodulation
<niguan> 在 2025-06-25 上传 | 大小：51kb | 下载：0

[VHDL编程] counter

说明：实现任意奇数偶数分频的 模块 ，而且占空比为50 ，本人一直在用，很好用！-Implementation of arbitrary even-numbered odd-numbered frequency sub-module
<lee gilbert> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL312vh6

说明：包含若干个VHDL小例子，有交通灯，电子琴，简易秒表，等等，交通灯已经测试过，根据自己的需要，稍微改动，很好用！-VHDL contains a number of small example, there is traffic lights, Electronic organ, simple stopwatch, and so on, traffic lights have been tested, according to their own needs, slightly altered,
<lee gilbert> 在 2025-06-25 上传 | 大小：320kb | 下载：0

[VHDL编程] gray2

说明：实现输入一个数字，产生这个位数的所有格雷码-Enter a number of implementation, resulting in the median of all the Gray code
<叶> 在 2025-06-25 上传 | 大小：5kb | 下载：0

[VHDL编程] qiangdaqi

说明：用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。电路具有累计分控制（分别用４个４位选手的积分——十六进制数），由主持人控制“加分”。“加分”加分完毕，开始下一轮抢答。电路还可以设有回答问题时间控制。 -Answer using Verilog prepared, and when the host announced the " start game" ,
<叶> 在 2025-06-25 上传 | 大小：1.05mb | 下载：1

[VHDL编程] Antishakeswitchprocedure

说明：这是一个很好的VHDL防抖程序，内有详细讲解，可作为常用的子程序收藏使用-This is a very good anti-shake VHDL procedures, with detailed explanations, can be used as the use of commonly used subroutines Favorites
<liaoyintang> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] tongxu

说明：VHDL通信程序 VHDL通信程序 VHDL通信程序-VHDL communication program
<谢谢> 在 2025-06-25 上传 | 大小：2kb | 下载：0

[VHDL编程] fpga_xilinx

说明：FPGA内部程序设计培训PDF版, FPGA内部程序设计培训PDF版-fpag develop designer xilinx editon fpag develop designer xilinx editon
<王明明> 在 2025-06-25 上传 | 大小：363kb | 下载：0

[VHDL编程] MAXPLUS

说明：一个非常有用的CPLD开发程序，对开发有兴趣的你们，赶快进来吧-A very useful CPLD development process of the development you are interested, hurry Come
<haongodng> 在 2025-06-25 上传 | 大小：884kb | 下载：0

[VHDL编程] EXA01

说明：一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能 -VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
<haongodng> 在 2025-06-25 上传 | 大小：41kb | 下载：0