[VHDL编程] shuzi

说明：一个用FPGA语言设计数字秒表的程序，有相关的源程序和说明-FPGA design using a digital stopwatch language of the procedures and instructions related to the source
<周妮> 在 2025-06-25 上传 | 大小：421kb | 下载：0

[VHDL编程] 2_10encode

说明：VHDL语言描述的二进制十进制译码电路，已经编译完成-Binary decimal decoder circuit
<lidewei> 在 2025-06-25 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGA-design

说明：FPGA设计全流程－软件综合使用、 -FPGA design of the whole process- the integrated use of software, FPGA design of the whole process- the integrated use of software,
<王菲> 在 2025-06-25 上传 | 大小：213kb | 下载：0

[VHDL编程] OddFP

说明：verilog实现的奇数分频器 针对任何规模的奇数分频-verilog prescaler for the realization of the odd-numbered odd-numbered points of any size-frequency
<李丹> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] paobiao

说明：verilog实现的数字跑表 精确到10ms-verilog digital stopwatch to achieve accurate to 10ms
<李丹> 在 2025-06-25 上传 | 大小：2kb | 下载：0

[VHDL编程] CPI

说明：verilog实现的简易通用型CPI接口-verilog easy to achieve CPI general-purpose interface
<李丹> 在 2025-06-25 上传 | 大小：3kb | 下载：0

[VHDL编程] InvMod_test

说明：verilog实现的1024位的大数模逆算法，引入RAM作为数据通道-verilog to achieve the 1024 Modular inverse algorithms, the introduction of RAM as a data channel
<李丹> 在 2025-06-25 上传 | 大小：5kb | 下载：0

[VHDL编程] conv2

说明：Program to implement convolution of two signals.
<Prads> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] conv3

说明：Program to implement convolution through VHDL-Program to implement convolution through VHDL...
<Prads> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] USB-BLASTER

说明：
<李勇> 在 2025-06-25 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-RS422

说明：rs422协议的通讯程序.做一些简单改动即可以移植到各种环境。-rs422
<sun> 在 2025-06-25 上传 | 大小：1.54mb | 下载：1

[VHDL编程] EDB930X_SCHEMATICS

说明：Cirrus Logic EP9302 原理图 ORCAD格式-Cirrus Logic EP9302 schematic ORCAD format
<来生缘> 在 2025-06-25 上传 | 大小：163kb | 下载：0