[VHDL编程] sdram_control_burst

说明：精简的sdram读写控制器例子，适用于数据采集系统，verilog，只支持burst方式的读写-streamlined read and write SDRAM controller example, applied to the data acquisition system, Verilog. only supports burst mode read and write
<梁文锋> 在 2025-07-01 上传 | 大小：150kb | 下载：0

[VHDL编程] tiaoping

说明：条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能-screen controller CPLD programming, the major shift register, the encoder and decoder functions
<阿九> 在 2025-07-01 上传 | 大小：401kb | 下载：0

[VHDL编程] CLKCP01

说明：液晶显示器320*240脉冲实现，每出现12个clk出一个字节脉冲，每出现40个字节脉冲出一个行脉冲。240行结束出一个帧脉冲.-LCD 320* 240 pulse realized there every 12 clk byte out a pulse, with each 40-byte burst out a pulse line. 240 firms from the end of a fr a me pulse.
<楼龠冬> 在 2025-07-01 上传 | 大小：1kb | 下载：0

[VHDL编程] 7_4859_1

说明：卡内基梅陇大学verilog课程讲义,希望大家能够喜欢！-Verilog University of Paisley and Adams Carnegie Course Training Manual, we hope to love!
<张新> 在 2025-07-01 上传 | 大小：229kb | 下载：0

[VHDL编程] 44vhdl

说明：44个vhdl实例 注1： 含有不可综合语句，请自行修改 注2： 一些PLD只允许I/O口对外三态，不支持内部三态，使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件，并在VHDL程序中例化-44 VHDL examples Note 1 : Includes an integrated statement, the initiative to revise Note 2 : Some PLD only allows I/O extern
<土木文田> 在 2025-07-01 上传 | 大小：43kb | 下载：0

[VHDL编程] T80_v300

说明：t80 vhdl source code -t80 VHDL source code
<dong> 在 2025-07-01 上传 | 大小：106kb | 下载：0

[VHDL编程] unicntr

说明：通用寄存器的部分代码 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY traffic IS PORT(clk,sm,sb:IN bit mr,my,mg,br,by,bg:OUT bit ) END traffic -part of the general purpose registers IEEE code LIBRARY USE traffic IEEE.STD_LOGIC_1164
<土木文田> 在 2025-07-01 上传 | 大小：134kb | 下载：0

[VHDL编程] hiervhdl

说明：Using Hierarchy in VHDL Design vhdl语言初学者的天堂-Using VHDL Design VHDL language beginners paradise
<土木文田> 在 2025-07-01 上传 | 大小：43kb | 下载：0

[VHDL编程] T65_v301

说明：微处理器核源码 like 6050 单片机-source like nuclear microprocessor 6050 MCU
<dong> 在 2025-07-01 上传 | 大小：28kb | 下载：0

[VHDL编程] ACCUME

说明：强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。 每个代码编写者都有自己的编写习惯，而且都喜欢按照自己的习惯去编写-stressed Verilog code-writing norms, is often not a popular topic, but it is very necessary. Each has its own code writers in the preparation habits, but like their own habit
<张鹏> 在 2025-07-01 上传 | 大小：2kb | 下载：0

[VHDL编程] verilogexperance

说明：verilog硬件描述语言进行开发的一些实际经验-Verilog hardware descr iption language for the development of some practical experience
<王磊> 在 2025-07-01 上传 | 大小：5kb | 下载：0

[VHDL编程] clk_divide_3

说明：VHDL语言编写三分频，可以扩展实现任意奇数-VHDL prepared three frequency can be extended to achieve arbitrary odd
<利津候> 在 2025-07-01 上传 | 大小：122kb | 下载：0