资源列表
[VHDL编程] caiyang
说明:种用FPGA 实现对高速A/ D 转换芯片的控制电路,系统以MAX125 为例,详细介绍了含有FIFO 存储器的A/ D 采样控制电路的设计方法,并给出了A/D 采样控制电路的V HDL 源程序和整个采样存储的顶层电路原理图.-Species with FPGA to achieve high-speed A/D conversion chip control circuit, the system as an example to MAX125 details FIFO memory cont<于银> 在 2025-06-19 上传 | 大小:331kb | 下载:1
[VHDL编程] FIFO_Buffer
说明:Verilog的FIFO源代码,可综合,并以运用到具体工程中-Verilog source code of the FIFO can be integrated and applied to specific projects<david> 在 2025-06-19 上传 | 大小:1kb | 下载:0
[VHDL编程] multi
说明:VHDL Multiplier RTL code-VHDL Multiplier RTL code<Anil Kumar Saini> 在 2025-06-19 上传 | 大小:2kb | 下载:0
[VHDL编程] QuartusIIVHDLDDS
说明:基于FPGA的DDS信号源设计全部内容,可以输出显示频率-FPGA-based design of the DDS signal source of all content, you can display the output frequency<张松松> 在 2025-06-19 上传 | 大小:4.3mb | 下载:0
[VHDL编程] xapp462_vhdl
说明:a example -Code for DCM in language VHDL-a example-Code for DCM in language VHDL<caoerlin> 在 2025-06-19 上传 | 大小:14kb | 下载:0