资源列表
[VHDL编程] digitalclockvhdl
说明:EAD设计VHDL语言环境数字时钟数码管显示方案,包括时间设置、调整等。-VHDL language environment EAD design digital digital clock display, including time for setup, adjustment.<王丽> 在 2025-06-22 上传 | 大小:8kb | 下载:0
[VHDL编程] jinanVerilogHDL
说明:华为推荐veriligHDL教程经典中的经典-Recommended Guide verilig HDL Huawei classic classic<Sem> 在 2025-06-22 上传 | 大小:1.53mb | 下载:0
[VHDL编程] pn_generator
说明:FPGA实现pn发生器,Verilog代码实现,另带modlesim的仿真测试文件,很有价值。-FPGA realization of pn generator, Verilog code, and the other with the simulation test modlesim documents of great value.<胡佳> 在 2025-06-22 上传 | 大小:3kb | 下载:0