资源列表
[VHDL编程] asyn_counter
说明:async counter,, test bench included-async counter,, test bench included..<harkirat> 在 2025-06-19 上传 | 大小:1kb | 下载:0
[VHDL编程] async_FlipFlop
说明:asynchronous D-FlipFlop & JK-FlipFlop.. with test bench.<harkirat> 在 2025-06-19 上传 | 大小:2kb | 下载:0
[VHDL编程] ddr_sdr_V1_1
说明:DDR控制器 - 用XILINX Virtex II FPGA实现 - 使用DDR MT46V16M16作为仿真模型 - 通用化-DR SDRAM Controller Core - has been designed for use in XILINX Virtex II FPGAs - works with DDR SDRAM Device MT46V16M16 without changes - may be easily adapted to any<jordanliang> 在 2025-06-19 上传 | 大小:37kb | 下载:0
[VHDL编程] interr_timer0
说明:interruption routine for PIC16F8-interruption routine for PIC16F877<jama> 在 2025-06-19 上传 | 大小:1kb | 下载:0