资源列表
[VHDL编程] S7_PS2_RS232
说明:基于verilog语言PS2接口和RS232接口的实现-PS2 based on verilog language interface and RS232 interface implementation<jiehao> 在 2025-06-17 上传 | 大小:1.67mb | 下载:0
[VHDL编程] VGA
说明:1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。-1. The source file in src directory, QII project file saved in Proj directory 2. Program implementatio<jiehao> 在 2025-06-17 上传 | 大小:3.98mb | 下载:0
[VHDL编程] tlc5620dac
说明:tlv5620芯片的Verilog语言DAC转换代码-tlv5620 chip Verilog language DAC conversion code<jiehao> 在 2025-06-17 上传 | 大小:286kb | 下载:0
[VHDL编程] Advanced_Digital_Design_with_the_Verilog
说明:Verilog 语言的高级数字系统设计,原版书籍,很全面-Verilog language, advanced digital system design, original books, very comprehensive<jiehao> 在 2025-06-17 上传 | 大小:35.18mb | 下载:0
[VHDL编程] dds-sin-generator
说明:正铉波发生器 dds 一共有8个vhdl文件组成。其中dds为头文件-dds<李磊> 在 2025-06-17 上传 | 大小:7kb | 下载:0
[VHDL编程] startwatch1
说明:利用VHDL硬件描述语言实现 一个秒表设计,其中有5个VHDL文件。startwatch为顶层文件-The use of VHDL hardware descr iption language designed to achieve a stopwatch, of which five VHDL files. startwatch for the top-level files<李磊> 在 2025-06-17 上传 | 大小:3kb | 下载:0
[VHDL编程] generator_2
说明:一种新的正铉波发生器的实现源码。利用VHDL语言实现。有6个VHDL文件组成。其中generator 为顶层文件-A new realization of wave generator is Hyun source. Using VHDL language. There are six VHDL files. One generator for the top-level files<李磊> 在 2025-06-17 上传 | 大小:3kb | 下载:0
[VHDL编程] ADAPTIVEFILTER
说明:采用vhdl代码描述自适应滤波器,具有很好的可参考性,和实用性-Vhdl code to describe the use of adaptive filter, can be found with a good nature and usefulness of<shao> 在 2025-06-17 上传 | 大小:725kb | 下载:0