[VHDL编程] data_transfer

说明：同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to convert parallel data into seri
<chengp> 在 2025-06-08 上传 | 大小：544kb | 下载：0

[VHDL编程] PCM30

说明：SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Regist
<chengp> 在 2025-06-08 上传 | 大小：836kb | 下载：0

[VHDL编程] TOKEN_vrilog

说明：同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to convert parallel data into seri
<chengp> 在 2025-06-08 上传 | 大小：355kb | 下载：0

[VHDL编程] jurbojtag

说明：turbo jtag CPLD source code use altera EPM7128S -turbo jtag CPLD source code use altera EPM7 128S
<z8848> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] key_prog

说明：简单易懂的4*4键盘扫描及显示程序。对编写其他形式的键盘扫描程序有一定的指导意义.-easy-to-read 4* 4 keyboard and display program. To the preparation of other forms of keyboard scan procedures are certain guiding significance.
<xht> 在 2025-06-08 上传 | 大小：140kb | 下载：0

[VHDL编程] usb11_systemc

说明：USB 1.1 PHY的代码，systemc语言 USB 1.1 PHY的代码，systemc语言,包括基于systemc语言的testbench ，和相关的doc文档-USB 1.1 PHY code systemc language USB 1.1 PHY code, systemc languages, including systemc based testbench language, doc and related documents
<里晓军> 在 2025-06-08 上传 | 大小：189kb | 下载：0

[VHDL编程] EDA_jiaotongdeng

说明：《数字电路EDA入门－VHDL程序实例》---交通灯程序例子-"digital circuit EDA portal-VHDL program examples"-- traffic lights procedures example
<张文> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] 08787743vhdl

说明：用VHDL语言编写的LED显示器驱动电路的设计源程序-using VHDL prepared by the LED display driver circuit design source
<冯> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] sdr_c_trl_verilog

说明：SDRAM 控制器的Verilog代码 经过综合验证过的.无截压密码-SDRAM controller Verilog code comprehensive test after all. No cut-off pressure Password
<曹大壮> 在 2025-06-08 上传 | 大小：12kb | 下载：0

[VHDL编程] alu_32_bit

说明：verilog 32-bit ALU-verilog 32-bit ALU
<qwasqwas> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl_ad0809_arm

说明：本程序是用VHDL语言写的，包括AD0809，双口RAM等程序。已经调试过-this program is written in VHDL, including the AD0809, dual-port RAM, and other procedures. Debugging has been too
<lm> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] EDA-test-models

说明：EDA实验中用到的常用模块周立功程序资料参考-Commonly used in the experiment module EDA
<yhs402> 在 2025-06-08 上传 | 大小：191kb | 下载：0