[VHDL编程] gen_clk

说明：通过FPGA产生时钟信号，通过FPGA产生时钟信号-通过FPGA产生时钟信号
<jf> 在 2025-06-06 上传 | 大小：379kb | 下载：0

[VHDL编程] DDS

说明：这个是我自己用VHDL语言写的两相数字信号发生器程序 D/A用的是DAC904-This is for my own use VHDL, written procedures for two-phase digital signal generator D/A using a DAC904
<马骋> 在 2025-06-06 上传 | 大小：1.31mb | 下载：0

[VHDL编程] sm5k_lib

说明：SM5k库函数，里面很多的算法值得借鉴和采纳-SM5k library functions, which a lot of algorithms to be learned and adopted
<dongfeng> 在 2025-06-06 上传 | 大小：13kb | 下载：0

[VHDL编程] ww1

说明： 本例实现的检测是否有三路信号输入，如果有可输出一个高电平，同时可计算第一路与第三路之间相差的脉冲数，使用vhdl语言与图形结合的方法。-Achieved in this case detect three-way signal input, if there is a high output, while the first road and calculate the difference between the third way of pulses, using vhdl languag
<顾婷婷> 在 2025-06-06 上传 | 大小：317kb | 下载：0

[VHDL编程] LittleLogicGuide

说明：TI公司的关于逻辑小器件的资料，比较详细。-TI' s information on the logic of small devices, more detailed.
<deartp> 在 2025-06-06 上传 | 大小：2.27mb | 下载：0

[VHDL编程] scen_gen_in_vmm.tar

说明：VMM中如果产生激励，特别是复杂的激励，以及如何在testcase中使用和修改这些激励-how to generate stimulus data in VMM
<niusl> 在 2025-06-06 上传 | 大小：6kb | 下载：0

[VHDL编程] vmm_test

说明：怎样在vmm中建立不同的testcase，以测试不同的功能模块-how to build testcase
<niusl> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] new_fifo

说明：最新的testbench of FIFO ，使用Vmm，VCS，可以大致了解一下VMM的体系-the new fifo VMM testbench
<niusl> 在 2025-06-06 上传 | 大小：6kb | 下载：0

[VHDL编程] ADC_DAC_DESIGN

说明：ADC&DAC应用设计宝典，设计采样基本原理，相当经典的一本书-This book is very useful and classic for ADC & DAC design
<邓滔> 在 2025-06-06 上传 | 大小：1.42mb | 下载：0

[VHDL编程] Xilinx_ISE_9.1_

说明：XILINX IES9.1的使用教程，精心收集，欢迎下载-XILINX IES9.1 the use of tutorials, carefully collected, please download
<张震> 在 2025-06-06 上传 | 大小：1.58mb | 下载：0

[VHDL编程] usb_wr_Verilog

说明：fpga ubs通讯模块 verlog语言 使用EZ-USB FX2-USB interface. use EZ-USB FX2 carry out PC communication with FPGA by USB.
<shenjianfei> 在 2025-06-06 上传 | 大小：31kb | 下载：0

[VHDL编程] counter999

说明：采用quartus软件的verilog编程语言编写的计数器模块-Counter module
<张建> 在 2025-06-06 上传 | 大小：56kb | 下载：0