[VHDL编程] Mealy

说明：mealay model with testbench
<Junaid> 在 2025-06-06 上传 | 大小：29kb | 下载：0

[VHDL编程] trafic

说明：trafiic controller with test bench
<Junaid> 在 2025-06-06 上传 | 大小：1.37mb | 下载：0

[VHDL编程] half_adder

说明：half adder with testbench
<Junaid> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] PRO_AMP_paper

说明：放大器的VHDL文件，PROTEL2004-PROTEL2004,AMPLIFIER
<yuzhen> 在 2025-06-06 上传 | 大小：14kb | 下载：0

[VHDL编程] PWMforvoltageregulator

说明：pulse width modulation controlled for 8-bit antrada give us a total of 255 possibilities. The continuous signal output will therefore be a value between the maximum and minimum voltage of the plate where you download the code, depending on these 255
<defghia> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] uart16750

说明：UART 16750 source code for VHDL
<maxshao> 在 2025-06-06 上传 | 大小：148kb | 下载：0

[VHDL编程] DigitalSignalGenerator

说明：多功能信号发生器，实现4种常见波形正弦波、三角波、锯齿波、方波的功能。并且输出信号的频率范围为100Hz~200KHz,输出频率可以调节；可以存储任意波形特征数据并能重现该波形，还可完成各种波形的线形叠加输出，具有显示输出波形、频率的功能。-Digital Signal Generator
<smile> 在 2025-06-06 上传 | 大小：77kb | 下载：0

[VHDL编程] Xilinx_Altera_FPGAs

说明：Xilinx和Altera FPGAs的电源管理解决方案-Xilinx 和 Altera FPGAs power management solutions
<hwd> 在 2025-06-06 上传 | 大小：698kb | 下载：0

[VHDL编程] VHDL

说明：通过学习此文件，了解VHDL的基本语法，并且能够编写一些简单的程序-By learning this file ，you can know some basic grammer of VHDL and coding some simple program
<马超琼> 在 2025-06-06 上传 | 大小：2.29mb | 下载：0

[VHDL编程] verilogPPT

说明：本书为北大微电子系Verilog课件，供初学者参考，内容齐全，网上很难找到的哦！-Book for the Department of Microelectronics, Peking University Verilog courseware for advanced users, the content is complete, the Internet is difficult to find the Oh!
<滴滴> 在 2025-06-06 上传 | 大小：1.42mb | 下载：0

[VHDL编程] Verilog

说明：各类verilog源代码 计数器，全加器，串行快等。-All verilog source code counter, adder, serial quick.
<王腾> 在 2025-06-06 上传 | 大小：21kb | 下载：0

[VHDL编程] 10scounter

说明：10秒计数器的源代码，用于VHDL的仿真过程-10 seconds counter of the source code for VHDL simulation process
<王腾> 在 2025-06-06 上传 | 大小：1kb | 下载：0