[VHDL编程] display_fpga_coordinate(backup)

说明：该文件基于fpga实现的数字示波器的lcd显示控制部分，可以实现坐标与波形显示。文件包括modelsim部分仿真程序。-The document is based on fpga implementation of digital oscilloscope lcd display control part can be achieved with the waveform display coordinates.
<肖康> 在 2025-12-25 上传 | 大小：1.26mb | 下载：0

[VHDL编程] bijiaoqi

说明：比较器，含有仿真波形，是万能的比较器，有底层模块和顶层模块-comparor
<花儿> 在 2025-12-25 上传 | 大小：16kb | 下载：0

[VHDL编程] cpld

说明：西安工业大学电信学院信息与通信系综合设计报告 -Xi an University of Technology Institute of Information and Communications Department of Telecommunications comprehensive design report
<王丹> 在 2025-12-25 上传 | 大小：3.06mb | 下载：0

[VHDL编程] fix_float

说明：该程序的功能是将18位的定点数转换成15位（1，5，9）格式的浮点数，-The program' s function is to set the 18-bit conversion of 15 points (1,5,9) format floating-point,
<陈晓> 在 2025-12-25 上传 | 大小：582kb | 下载：0

[VHDL编程] float_fixnumber

说明：将15位（1，5，9）格式的浮点数转换成18位的定点数-To 15 (1,5,9) floating-point format into 18 fixed points
<陈晓> 在 2025-12-25 上传 | 大小：366kb | 下载：0

[VHDL编程] uart_core(V2_0)

说明：本例为自己编好的VHDL的基于uart的FPGA的 设计。-In this case for their own good VHDL code uart of FPGA-based design.
<xinlinrong> 在 2025-12-25 上传 | 大小：2.14mb | 下载：0

[VHDL编程] VHDLbaseddesignofmusicplayer

说明： 在EDA开发工具Quartus II 6.0平台上，采用VHDL语言层次化和模块化的设计方法，通过音符编码的设计思想，预先定制乐曲，实现动态显示乐曲演奏电路的设计，并在此基础上，基于同一原理，使此电路同时具备了简易电子琴的功能，使基于CPLD/FPGA芯片的乐曲播放数字电路得到了更好的优化，提高了设计的灵活性和可扩展性。- Based on the QuartusII-the EDA development tool, this design has adopted the method of
<bianwei> 在 2025-12-25 上传 | 大小：95kb | 下载：0

[VHDL编程] trafficlights

说明：用VHDL语言实现是状态机的交通信号灯的程序源代码，用三种方式实现。-Using VHDL language is a state machine source code of traffic lights, in three ways.
<bianwei> 在 2025-12-25 上传 | 大小：5kb | 下载：0

[VHDL编程] EDAtechnologies

说明：此为本人学习VHDL语言时的笔记，内容非常详细，对于初学EDA技术的人来讲是很好参考知识。其中包括简单的编程和较复杂的编程，很有用的东西。-This is my notes when learning VHDL language, the content is very detailed and EDA technologies for the beginner who is a good reference in terms of knowledge. These include simple
<bianweiy> 在 2025-12-25 上传 | 大小：123kb | 下载：0

[VHDL编程] fpga_mcu_communication

说明：本压缩文件是51单片机与Altera_Cyclone fpga串口通信程序，经过硬件实际测试验证可用。-This compressed file is 51 and Altera_Cyclone fpga serial communication program, available through the actual test hardware.
<肖康> 在 2025-12-25 上传 | 大小：2kb | 下载：0

[VHDL编程] image_control

说明：NIOSII通过IP核读取CMOS图像传感器在SDRAM中的数据-NIOSII read through the IP core in CMOS image sensor data in SDRAM
<尹长生> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm

说明：利用Verilog语言产生17路PWM波，控制17路舵机，可以作为IP核添加到AVALON总线上，在nios IDE里用C语言控制。-Using Verilog language production of 17 Road PWM signal to control 17 Servos, can be used as IP core to the AVALON bus, in the nios IDE in control with the C language.
<尹长生> 在 2025-12-25 上传 | 大小：3kb | 下载：0