资源列表
[VHDL编程] Verilog_HDL
说明：学习Verilog 好帮手-A good helper to learn Verilog<aguang> 在 2025-12-25 上传 | 大小：2.79mb | 下载：0
[VHDL编程] Design_Compiler
说明：Design Comliler 教程-Design Comliler Tutorial<aguang> 在 2025-12-25 上传 | 大小：1.25mb | 下载：0
[VHDL编程] ADD_SUB_32bit
说明：加减法器，可实现有无符号数的加减法-Modified instruments used, can be realized whether the number of addition and subtraction symbols<aguang> 在 2025-12-25 上传 | 大小：1kb | 下载：0
[VHDL编程] verilog
说明：主要包含了用verilog语言别写的实用于视频例如LCD等显示设备的音频与视频的控制系统，其中包括了延时代码的编写模块，希望对坐显示的有所帮助!-It contains the verilog language with written and practical at the videos of other LCD and other display devices such as audio and video control systems, including the delayed p<熊文> 在 2025-12-25 上传 | 大小：9kb | 下载：0
[VHDL编程] caideng_dandian
说明：彩灯控制电路，单点移动模式，一个点在8个发光二极管上来回的亮。-Lights control circuit, single-point move mode, a point in eight bright LEDs on the back and forth.<沈佳伟> 在 2025-12-25 上传 | 大小：184kb | 下载：0
[VHDL编程] VGA
说明：压缩包中包含了用Verilog编写的视频控制模块，实现PAL制式到VGA制式的实时转换，同时包含了VGA专用ram配置模块，可直接实用-Compressed package includes the preparation of the video with the Verilog control module, PAL format to achieve real-time conversion to standard VGA, VGA also includes dedicated ram<熊文> 在 2025-12-25 上传 | 大小：78kb | 下载：0
[VHDL编程] Floating-Point-Adder
说明：浮点数加法器IP核的vhd设计。浮点数加法运算是运输中使用最高的运算，结合vhdl和EPGA可编程技术，完成具有5线级流水线结构、符合IEEE 754浮点标准、可参数化为单、双精度的浮点数加法器。-Floating point adder design IP core vhd. Floating-point addition operation is used in most transport operations, combined with vhdl and EPGA programmab<凌音> 在 2025-12-25 上传 | 大小：151kb | 下载：0
[VHDL编程] VHDLsample
说明：英国诺森比亚大学的vhdl语言例程集锦，英文原版。 包含很多优秀的VHDL语言范例，可供学习。所有程序均可在符合IEEE标准的模拟器上模拟。-This file contains a selection of VHDL source files which serve to illustrate the diversity and power of the language when used to describe various types of hardware. The exampl<eensy> 在 2025-12-25 上传 | 大小：168kb | 下载：0