[VHDL编程] ElectronicClockAndSimulationOfVHDLProcedures

说明：电子时钟VHDL程序与仿真,含有源代码及详细的说明，非常好的参考资料，希望对学习VHDL的人有所帮助-VHDL procedures and simulation of electronic clock, with source code and detailed instructions, very good reference for those who want to learn VHDL help
<高伟> 在 2025-07-01 上传 | 大小：59kb | 下载：0

[VHDL编程] FSKModulatinAndDemodulationProgramingAndSimulation

说明：基于VHDL硬件描述语言，对基带信号进行FSK调制解调并进行仿真-VHDL hardware descr iption language based on the base-band signals and simulation FSK modulation and demodulation
<高伟> 在 2025-07-01 上传 | 大小：52kb | 下载：0

[VHDL编程] xin

说明：实现乘法，8位的乘法功能，比较简单实用，能够实现控件开始运算-Achieve multiplication, 8-bit multiplication function is relatively simple and practical, to start operations to achieve control
<chen> 在 2025-07-01 上传 | 大小：960kb | 下载：0

[VHDL编程] ss

说明：交通灯控制VHDL源代码，简洁明了，非常不错。-VHDL source code of traffic light control, concise, very good.
<余力> 在 2025-07-01 上传 | 大小：1kb | 下载：0

[VHDL编程] xilinxise10.1edk

说明：Xilinx ise10.1 edk 使详解 xilinx培训资料 中文翻译过的华为培训资料 以Spartan3为例-Xilinx ise10.1 edk Xiangjie xilinx training materials to the Chinese translated example of Huawei training materials to Spartan3
<陈勇> 在 2025-07-01 上传 | 大小：13.16mb | 下载：0

[VHDL编程] DigitalClock

说明：该数字钟，采用VHDL语言编写，具有即时，跑表，调时，调分，闹铃等功能，另外还可以增加一些功能，例如正点报时等-The digital clock, using VHDL language, with real-time, PaoBiao, adjustable, adjustable, alarm functions, also can add some functions, such as punctual
<fushibin> 在 2025-07-01 上传 | 大小：1.27mb | 下载：0

[VHDL编程] add8

说明：用VHDL语言实现的八位计数器 可进行简单的加减乘除运算-It is a counting device with eight-bit that could plus ,subtract ,multiply and divide.
<邓> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] shumaguanxianshi

说明：vhdl语言实现的数码管显示控制程序段，可实现数码管的扫描显示-It is a displayer control sequence using VHDL language
<邓> 在 2025-07-01 上传 | 大小：1kb | 下载：0

[VHDL编程] balucaidhengsheji

说明：采用VHDL设计的八路彩灯设计，可实现四种不同状态的彩灯显示形式-This is a colourful led-light design which can realize different displayer of led-light
<邓> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] Taxi

说明：EDA课程设计出租车计价器的VHDL语言设计的程序 出租车计价器：5KM起计价，起始价5元，每公里1.2元；传感器输出脉冲为0.5m/个；每0.5km改变一次显示，且提前显示（只显示钱数）-EDA curriculum Taximeter the VHDL language design process Taximeter5KM from the valuationthe starting price of 5 yuan1.2 yuan per kilometersensor output
<李小璐> 在 2025-07-01 上传 | 大小：161kb | 下载：0

[VHDL编程] shuzizhong

说明：数字钟设计，分别由一个24和60进制的计数器及显示模块组成。-It is about a design of digital clock,which is comprised a 24 and a 60 counting device and a display device
<邓> 在 2025-07-01 上传 | 大小：1.16mb | 下载：0

[VHDL编程] project

说明：介绍了利用VHDL硬件描述语言设计的简易数字钟的思路和技巧。在QuatusⅡ开发环境中编译和仿真了所设计的程序，并在可编程逻辑器件上下载验证。仿真和验证结果表明，该设计方法切实可行，具有一定的借鉴性。-digital clock
<wb> 在 2025-07-01 上传 | 大小：354kb | 下载：0