[VHDL编程] viterbi

说明：This a code generator for some kinds of viterbi decoders. It can generate the synthesiable verilog HDL codes. These have been verified under simulation. The generator itself is released under GPL license but the Verilog HDL codes generated by it is w
<Nagendran> 在 2025-12-27 上传 | 大小：639kb | 下载：0

[VHDL编程] lowpowerfir

说明：This project was undertaken to produce a low power FIR filter for inclusion in a VHDL target library. The design was completed using OrCAD s Capture CIS, from this the VHDL code has been extracted. This method has allowed complete testing of the syst
<Nagendran> 在 2025-12-27 上传 | 大小：437kb | 下载：0

[VHDL编程] crc

说明：用verilog实现串进并出的CRC算法-Achieved with verilog into and out of the CRC series algorithm
<santa> 在 2025-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] spacewar_final

说明：一款用VHDL编写的飞机大战游戏很好很实用-a game by VHDL
<Donghf> 在 2025-12-27 上传 | 大小：2.93mb | 下载：0

[VHDL编程] long_generator

说明：
<李小凡> 在 2025-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] DATA_16QAM_MAP

说明：qam星座映射也qam调制的硬件实现代码详解。用于OFDM下行链路-qam qam modulation constellation is also the hardware implementation code Xiangjie. For OFDM Downlink
<李小凡> 在 2025-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] QAM

说明：its about how to impliment qam on fpga
<sundaram> 在 2025-12-27 上传 | 大小：63kb | 下载：0

[VHDL编程] 1_9_100_cdtv410Cable_Salora-Finlux-MFL

说明：cdtv410 FIREWAVE _9_100_cdtv410Cable_Salora-Finlux-MFL
<gdchcdn> 在 2025-12-27 上传 | 大小：997kb | 下载：0

[VHDL编程] vsim

说明：multiplexer 16_1 is a multiplexer with 16 inputs and 1 output.
<sarv> 在 2025-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] 55593390PS2_LCD

说明：本程序介绍了verilog语言描述了1602液晶的显示-This procedure describes the language described verilog 1602 LCD display
<李扬> 在 2025-12-27 上传 | 大小：336kb | 下载：0

[VHDL编程] i2ctest

说明：I2C代码描述！ I2C代码描述！-I2C code descr iption!
<luke> 在 2025-12-27 上传 | 大小：19kb | 下载：0

[VHDL编程] 2424

说明：关于system verilog的一些简单介绍-Some on the system verilog brief
<liumeng> 在 2025-12-27 上传 | 大小：7kb | 下载：0