[VHDL编程] VerilogVHDL

说明： the difference between Verilog and VHDL
<wanglijia> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDLjibenyufa

说明：VHDL基本语法 繁体 VHDL的发展 说明 语法-Traditional VHDL VHDL development of basic grammar syntax descr iption
<wanglijia> 在 2025-06-09 上传 | 大小：1.18mb | 下载：0

[VHDL编程] VHDL

说明：数字电路eda入门 VHDL实例程序集 张义华等著-Introduction to VHDL example of digital circuit assembly eda
<wanglijia> 在 2025-06-09 上传 | 大小：2.84mb | 下载：0

[VHDL编程] 100vhdl

说明：100个VHDL的程序实例集 加法器 比较器 分频等-100 instances of VHDL procedures set of adder comparator frequency, etc.
<wanglijia> 在 2025-06-09 上传 | 大小：215kb | 下载：0

[VHDL编程] fir

说明：FIR Filter Fits in an FPGA using a Bit Serial Approach
<mm> 在 2025-06-09 上传 | 大小：62kb | 下载：0

[VHDL编程] vhdl2proc

说明：A structured VHDL design method
<mm> 在 2025-06-09 上传 | 大小：25kb | 下载：0

[VHDL编程] ALU

说明：用VHDL硬件描述语言写的ALU设计，有加法，减法，乘法和除法等计算功能。-VHDL hardware descr iption language used to write the ALU design, there are addition, subtraction, multiplication and division such as computing.
<飞翔> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] macunit

说明：it is he design of mac unit
<gopan> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] aludesign

说明：In computing, an arithmetic logic unit (ALU) is a digital circuit that performs arithmatic and logical operations. The ALU is a fundamental building block of the central processing unit of a computer, and even the simplest microprocessors contain one
<gopan> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] trafficlight

说明：design and simulate the traffic light controller-design and simulate the traffic light controller
<gopan> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] slice

说明：A technique for constructing a processor from modules,each of which processes one bit-field or “slice” of an operand.Bit slice processors usually consist of an ALU of 1,2,4 or 8-bits and control lines including carry or overflow signals usually inter
<gopan> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] c_bchange

说明：实现数据的串行转并行运算，并连续转换，每转换16个数据后，发出一个使能信号-Serial transfer of data parallel computing, and continuous change, each of 16 data conversion, issue an enable signal
<郭金强> 在 2025-06-09 上传 | 大小：1kb | 下载：0