资源列表

« 1 2 ... .16 .17 .18 .19 .20 1421.22 .23 .24 .25 .26 ... 4310 »

[VHDL编程shigfr

说明:循环移位,实现cpld控制dac的数据采集,分时传输来那个词数据-Cyclic shift, to achieve control dac cpld data collection, sharing of data transmission to the word
<shujun> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程2FSK_decode

说明:程序实现2FSK的解调,使用过零检测法,分为预处理模块和鉴频处理模块,Verilog语言,在modelsim仿真通过-2FSK Program for demodulation of zero-crossing detection method used, divided into pre-processing module and the discriminator processing module, Verilog language, adopted in the modelsim sim
<卢平> 在 2025-06-09 上传 | 大小:17kb | 下载:0

[VHDL编程kangxingongsi

说明:康芯公司的培训内容,内含很多FPGA的使用事项和经验教习,希望多大家有所帮助。-The core of company training contents of Cornwall, containing many FPGA use and experience, hope everybody toupees and help.
<法阿> 在 2025-06-09 上传 | 大小:7kb | 下载:0

[VHDL编程plpp_answers

说明:Programming Languages - Principles and Practice 2nd Edition by Kenneth C. Louden Thomson Brooks/Cole 2002 Answers to Selected Exercises
<belen> 在 2025-06-09 上传 | 大小:365kb | 下载:0

[VHDL编程wm8731App1

说明:刚完成的基于DE2-70FPGA开发板的音频处理程序,研究了3天,好不容易完成的。使用WM8731芯片实现AD采集,然后通过DA输出到line out.-Recently completed development board based on DE2-70FPGA audio processing procedures of the three days, finally completed. AD using the WM8731 chip collection, and then DA o
<ne> 在 2025-06-09 上传 | 大小:2.54mb | 下载:0

[VHDL编程lift

说明:用VHDL编写的全功能四层电梯控制器-Prepared with a fully functional VHDL four elevator controller. . .
<aiyun> 在 2025-06-09 上传 | 大小:17kb | 下载:0

[VHDL编程flushpcnisee

说明:soil structure interaction analysis program from NIS-soil structure interaction analysis program from NISEE
<codici> 在 2025-06-09 上传 | 大小:109kb | 下载:0

[VHDL编程ppt

说明:Verilog课件,包括概论。语法。-verilog ppt include introduction,semantics and so on
<liwei> 在 2025-06-09 上传 | 大小:1.86mb | 下载:0

[VHDL编程PCB_Project1.~(1).PrjPCB.Zip

说明:51MCU & CPLD EZ-KIT实验开发板--
<张健> 在 2025-06-09 上传 | 大小:3kb | 下载:0

[VHDL编程log32

说明:Logarithm 32 bit written in VHDL and implemented in Xilinx
<kk> 在 2025-06-09 上传 | 大小:219kb | 下载:0

[VHDL编程alog32

说明:32 bit antilog coding. Completely synthesizable. Tested in spartan 3A DSP series
<kk> 在 2025-06-09 上传 | 大小:958kb | 下载:0

[VHDL编程logmultiplier

说明:Multiplier based on Logarithm. Completely synthesizable. Tested in spartan 3A DSP series
<kk> 在 2025-06-09 上传 | 大小:1.5mb | 下载:0
« 1 2 ... .16 .17 .18 .19 .20 1421.22 .23 .24 .25 .26 ... 4310 »

源码中国 www.ymcn.org