资源列表

« 1 2 ... .60 .61 .62 .63 .64 1565.66 .67 .68 .69 .70 ... 4310 »

[VHDL编程xilinxhelp1

说明:this is xilinx help guide
<rakhi> 在 2025-06-11 上传 | 大小:2.04mb | 下载:0

[VHDL编程seg71

说明:7段数码管测试实验1:以动态扫描方式在8位数码管“同时”显示0--7 实验的目的是向用户介绍多个数码管动态显示的方法。 动态显示的方法是,按一定的频率轮流向各个数码管的COM端送出低电平,同时送出对应的数据给各段。-7-segment test experiment 1: 8-bit dynamic digital scanning mode in the pipe " while" display 0- 7 experiment is introduced to th
<riversky> 在 2025-06-11 上传 | 大小:1kb | 下载:0

[VHDL编程key1

说明:矩阵键盘实验1:向用户介绍矩阵键盘扫描实现的方法,没有考虑去抖和判断键弹起的问题;把相应的键值显示在数码管上-Matrix Keyboard Lab 1: Introduction to the user to achieve the keyboard scan matrix approach, not considered to shake and bounce to determine key issues the corresponding keys on the display in
<riversky> 在 2025-06-11 上传 | 大小:1kb | 下载:0

[VHDL编程ledwater

说明:跑马灯实验:利用计数器轮流点亮LED灯,实现各种动态效果。 -Marquee experiment: the use of counter rotating light LED lights, to achieve a variety of dynamic effects.
<riversky> 在 2025-06-11 上传 | 大小:141kb | 下载:0

[VHDL编程bcd

说明:4位二进制数转BCD码,由拨码键盘输入,结果由数码管显示-BCD 4-bit binary code switch from dial code keyboard input, the results from the digital display
<riversky> 在 2025-06-11 上传 | 大小:1kb | 下载:0

[VHDL编程state_machine

说明:简单的状态机,有8个状态,数码管输出当前状态的编号 state0--state1--state2--state3--state4--state5--state6-state7--state0-Simple state machine with 8 states, the digital output of the current state of the number state0- state1- state2- state3- state4- state5- state6-state7
<riversky> 在 2025-06-11 上传 | 大小:1kb | 下载:0

[VHDL编程quanjianqi

说明:本源码的作用是简单地实现一位二进制的全减-The role of the source is simply a binary realization of the full reduction
<xiao白> 在 2025-06-11 上传 | 大小:47kb | 下载:0

[VHDL编程FIFOMXN

说明:该VHDL描述的是一个简单的先进先出存储器-a first-in first out memory, uses a synchronising clock generics allow fifos of different sizes to be instantiated
<曹影> 在 2025-06-11 上传 | 大小:1kb | 下载:0

[VHDL编程8multipler

说明:用VHDL实现8位移位相加乘法器,从被乘数的最低位开始,若为1,则乘数左移后与上次的和相加;若为0,左移后以全0相加,直至被乘数的最高位。-VHDL 8-bit shift by adding the multiplier to achieve, starting from the lowest multiplicand, if 1, then left after the multiplier and add the last if 0, left after adding all 0, u
<ruanxioafei> 在 2025-06-11 上传 | 大小:1kb | 下载:0

[VHDL编程IDETools

说明:在vss中实现定位和获取特定的版本中的数据-Data in realizing the specially appointed edition fixing position and gaining in vss
<其实> 在 2025-06-11 上传 | 大小:2.72mb | 下载:0

[VHDL编程modelsim

说明:modelsiM使用说明,看看你就会明白什么是MODELSIM,大家一起加油-modelsiM instructions, see if you will understand what is MODELSIM, everyone refueling
<liming> 在 2025-06-11 上传 | 大小:1kb | 下载:0

[VHDL编程shejishengjiangji

说明:对电梯的基本功能进行了实现,并把电梯的一些特殊功能进行了改进,这是本人的毕业设计程序。-The basic functions of the elevator to achieve, and to lift some of the special features have been improved, this is my graduation project process.
<zhengjibin> 在 2025-06-11 上传 | 大小:3kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 1565.66 .67 .68 .69 .70 ... 4310 »

源码中国 www.ymcn.org