[VHDL编程] VerilogCode_8-bit_2to1_mux

说明：Verilog Code for 8 to 1 multiplexer for the code to be implemented on Altera DE2 board
<Rahul> 在 2025-06-03 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogCode_BCD_counter

说明：Verilog Code for a BCD counter and it is implemented on Altera DE2 board-Verilog Code for a BCD counter and it is implemented on Altera DE2 board
<Rahul> 在 2025-06-03 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogCode_morse_code

说明：Verilog Code for Morse code and it is implemented on Altera DE2 board-Verilog Code for Morse code and it is implemented on Altera DE2 board
<Rahul> 在 2025-06-03 上传 | 大小：2kb | 下载：0

[VHDL编程] vga1

说明：VGA 接口模块，800*600接口时序verilog实现-VGA interface module, 800* 600 interface timing verilog implementation
<wangkunchi> 在 2025-06-03 上传 | 大小：1kb | 下载：0

[VHDL编程] 3des_vhdl_latest

说明：3DES的VHDL IP核，64位 标准FIPS 46-3 NIST,并且使用3组64位密钥-The VHDL implementation 3DES，The core complies with the Triple-DES 64-bit block cipher defined in FIPS 46-3 NIST standard and operates with three 64-bit keys. Functional Descr
<XU> 在 2025-06-03 上传 | 大小：135kb | 下载：0

[VHDL编程] digital-tube

说明：实现开发板上的数码管静态循环显示0~F。通过这个实验，掌握采用Verilog HDL语言编程实现7段数码管显示译码器的方法。-The digital realization of the development board cycling static display 0 ~ F. Through this experiment, using Verilog HDL language to master programming 7-segment display decoder method
<松竹> 在 2025-06-03 上传 | 大小：303kb | 下载：0

[VHDL编程] SynplifyPro_Quartus_v5_v4_1

说明：Quartus仿真软件SynplifyPro应用指导-Guidance on the application simulation software SynplifyPro Quartus
<松竹> 在 2025-06-03 上传 | 大小：3.15mb | 下载：0

[VHDL编程] xcs30xl

说明：Xilinx Spartan-XL data book
<zlfeng1110> 在 2025-06-03 上传 | 大小：1.3mb | 下载：0

[VHDL编程] 1

说明：FPGA图像压缩代码，可以在nios2上实现。包括压缩和解压缩-FPGA image compression code that can be realized in the nios2. Including the compression and decompression
<球王> 在 2025-06-03 上传 | 大小：2.99mb | 下载：0

[VHDL编程] sram2lcd

说明：sram、lcd驱动；将彩条数据写入SRAM，然后反复读出数据显式在tft_lcd上-sram, lcd driver the color of the data is written to SRAM, and then read data explicitly repeated on the tft_lcd
<huang> 在 2025-06-03 上传 | 大小：47kb | 下载：0

[VHDL编程] ispLEVER71userguid

说明：该使用指南适用于初次使用ispLEVER软件或者不常使用该软件的工程设计人员，它可以帮助你去了解不同的处理过程，使用各种工具，以及熟悉ispLEVER产生的各种报告。-The user guide for first-time ispLEVER software or do not use the software engineering staff, it can help you to understand the different processes, using a variety o
<huang> 在 2025-06-03 上传 | 大小：2.28mb | 下载：0

[VHDL编程] async_fifo

说明：async_fifo，与VHDL相关，硬件开发相关，FPGA相关，够了-async_fifo, and VHDL-related, hardware related to the development, FPGA related enough
<hong> 在 2025-06-03 上传 | 大小：156kb | 下载：0