[VHDL编程] test01

说明：利用状态机编写的流水灯的VHDL程序源代码，基于xilinx公司的spartan3E入门级开发板。-Water prepared by a state machine VHDL source code lights, based on the company s spartan3E xilinx entry-level development board.
<仝信> 在 2025-09-17 上传 | 大小：1kb | 下载：0

[VHDL编程] elev

说明：电梯verilog代码，6层楼的，里面有电路图也有芯片类型-code of elevator verilog
<demon> 在 2025-09-17 上传 | 大小：75kb | 下载：0

[VHDL编程] FPGA_SCH

说明：联华众科FA161电原理图 联华众科FA161电原理图 联华众科FA161电原理图-UMC congregation Division FA161 Circuit Diagram
<pigeoon> 在 2025-09-17 上传 | 大小：452kb | 下载：0

[VHDL编程] iic

说明：我实验的是 AT24C08的单字节读，单字节写，页读和页写，在高于3.3V系统中他的通信速率最高400KHZ的，我实验里用的是100KHZ的速率-My experiment is AT24C08 single-byte read, single-byte write, page read and write page, above the 3.3V system, the highest rate of his communications 400KHZ, I experiment with t
<liyilin> 在 2025-09-17 上传 | 大小：3kb | 下载：0

[VHDL编程] verilog

说明：介绍了一种64位子字并行乘法器的设计。根据不同的操作模式可以完成普通模式操作即64bit*64bit乘法操作，又可完成子字并行操作模式，即4个16bit*16bit乘法操作。-Introduced a 64-seat word parallel multiplier design. Depending on the operating mode Normal mode operation can be done that 64bit* 64bit multiplication operation
<余娅> 在 2025-09-17 上传 | 大小：97kb | 下载：0

[VHDL编程] Verilog

说明：无线通信FPGA 一书中的verilog代码- verilog core
<林冠增> 在 2025-09-17 上传 | 大小：128kb | 下载：0

[VHDL编程] source

说明：FPGA中实现I2C接口的一个IP核，包含verilog及VHDL代码。方便迅速理解和开发I2C总线接口。-FPGA to implement an I2C interface IP core that contains verilog and VHDL code. Facilitate rapid understanding and development of I2C bus interface.
<guo pei> 在 2025-09-17 上传 | 大小：27kb | 下载：0

[VHDL编程] quartusfft

说明：文章讲述了quartus中ip核使用，主要是关于fft ip核的使用-the use of ip core in qquartus
<mrzhang> 在 2025-09-17 上传 | 大小：1.08mb | 下载：0

[VHDL编程] SOPC-book

说明：一本关于设计SOPC的书，讲的很详细，看后很有收获。-SOPC a book on the design, speaking in great detail, looking after the great harvest.
<zhengduo> 在 2025-09-17 上传 | 大小：36.94mb | 下载：0

[VHDL编程] keilc51

说明：keil51 基于C语言的精简单片机教程-keil51 microcontroller based on the streamlined C language tutorial
<廖飞扬> 在 2025-09-17 上传 | 大小：1.5mb | 下载：0

[VHDL编程] lock7.1

说明：用VHDL语言编写的密码锁的设计，用于模仿密码锁的工作过程。完成密码锁的核心控制功能。-VHDL language with the password lock design, used to simulate the working process of lock. Completion of the core lock control function.
<苏佳佳> 在 2025-09-17 上传 | 大小：6.24mb | 下载：0

[VHDL编程] 频率计实验程序代码

说明：XC7A35TCSG324-1的Verilog频率计程序，支持十分频，支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)
<wanzaiwharf> 在 2025-09-17 上传 | 大小：23kb | 下载：0