[VHDL编程] ram

说明：用verilog实现32字节8位RAM（触发器和M4K），用LPM实现RAM-32-byte by 8-bit verilog RAM (triggers and M4K), achieved by LPM RAM
<白叶叶> 在 2025-06-09 上传 | 大小：254kb | 下载：0

[VHDL编程] lights

说明：verilog实现交通控制灯，能显示十字路口各方向状态，能红黄绿灯倒计时，能总体清零-verilog to achieve traffic control lights, can show the direction of crossing the state, the countdown to red, yellow, green and can generally be cleared
<白叶叶> 在 2025-06-09 上传 | 大小：7.49mb | 下载：0

[VHDL编程] luoluo

说明：关于七段数码管显示数据的的编程 初学者请多指教 -Seven-Segment LED
<占雪妍> 在 2025-06-09 上传 | 大小：1.25mb | 下载：0

[VHDL编程] fpga

说明：本设计是基于FPGA技术，用于产生一定频率宽度的正弦波、方波和矩形波-The design is based on FPGA technology, used to generate a certain frequency width of the sine wave, square wave and rectangular wave
<杨雪> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] balence-ball

说明：系统采用加速度传感器作为信号输入，经过模数转换后输入FPGA开发平台，实现显示在显示器上的平衡球游戏。程序已编译通过，有完整模块连接图。-System uses the accelerometer as the input signal, after analog-digital conversion and enter the FPGA development platform, to achieve the balance shown on the display the ball game
<徐> 在 2025-06-09 上传 | 大小：10.5mb | 下载：0

[VHDL编程] lpm

说明：实现ADC0809控制，方便高效的实现数据的传输，对于数字滤波器-sf dfs
<王雪华> 在 2025-06-09 上传 | 大小：286kb | 下载：0

[VHDL编程] barvol

说明：vhdl of sound and implemnt it-vhdl of sound and implemnt it
<elishba> 在 2025-06-09 上传 | 大小：157kb | 下载：0

[VHDL编程] Digital-filter-design

说明：数字成形滤波器设计及FPGA实现 本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。-Digital filter design and FPGA realization of forming this paper, the digital baseband signal pulse shaping filter applications, principle and implementation were studied.
<rei> 在 2025-06-09 上传 | 大小：642kb | 下载：0

[VHDL编程] mxulie

说明：基于FPGA的M序列的产生，论文资料，解释清楚-M-sequence based on the generation of FPGA, the paper information, to explain
<rei> 在 2025-06-09 上传 | 大小：284kb | 下载：0

[VHDL编程] FPGA

说明：基于FPGA的正弦信号发生器，该程序是由VHDL语言编程而成。-FPGA-based sinusoidal signal generator, the program is made by the VHDL programming language.
<曾明> 在 2025-06-09 上传 | 大小：392kb | 下载：0

[VHDL编程] 309361_88321a222b5ae22c

说明：DCT 图像处理 基于VHDL语言 简单可行-DCT image processing language based on VHDL
<ken> 在 2025-06-09 上传 | 大小：10kb | 下载：0

[VHDL编程] rise-or-fall-detect

说明：上升沿、下降沿检测代码,开发语言是verilog HDL，希望对大家有所帮助-rise or fall detect of information and the tool is the software Quartus and the landuage is vrilog HDLthank you for using it hope it will benifit for you
<jack> 在 2025-06-09 上传 | 大小：93kb | 下载：0