[VHDL编程] spi.tar

说明：SPI(serial port interface)的Verilog/VHDL源代碼，已模擬並驗證。-SPI (serial port interface) of the Verilog/VHDL source code, has been simulated and verified.
<hcjian> 在 2025-12-17 上传 | 大小：114kb | 下载：0

[VHDL编程] uart_vhdl

说明：vhdl的异步串口代码，可以方便以致在不同的FPGA中-asynchronous serial VHDL code, can easily result in different FPGA in
<李冰> 在 2025-12-17 上传 | 大小：18kb | 下载：0

[VHDL编程] pll

说明：fpga中pll时钟实现的源代码，可实现倍频或分频-pll clock in the FPGA to achieve the source code, can be realized or sub-octave frequency
<张恒> 在 2025-12-17 上传 | 大小：3kb | 下载：0

[VHDL编程] jtag

说明：jtag技术规范，以及标准的并口jtag下载电缆的资料-JTAG technical specifications, as well as the standard parallel port JTAG download cable data
<张恒> 在 2025-12-17 上传 | 大小：12kb | 下载：0

[VHDL编程] autosale

说明：采用vhdl语言编写的自动售货机程序。如有需要的可以下载参考-VHDL language used vending machine program. If necessary can download reference
<卢兵> 在 2025-12-17 上传 | 大小：59kb | 下载：0

[VHDL编程] trafficcontrol

说明：十字路*通控制器,主,支路的交通灯控制,带左拐的信号灯.-Crossroads traffic controllers, the main, the slip road traffic lights control, with the lights left.
<黄健> 在 2025-12-17 上传 | 大小：1kb | 下载：0

[VHDL编程] jishuqi

说明：VHDL计数器功能从００００到ffff记数-VHDL Counter from 0000 to ffff notation
<> 在 2025-12-17 上传 | 大小：100kb | 下载：0

[VHDL编程] bmul32

说明：用VHDL写的一个32位并行乘法器的源代码，已经过验证，可以直接使用-Use VHDL to write a 32-bit parallel multiplier source code, has already been verified, you can directly use
<zh> 在 2025-12-17 上传 | 大小：1kb | 下载：0

[VHDL编程] bmul32_test

说明：32位并行乘法器的测试文件，已经经过验证，可以直接使用-32-bit parallel multiplier test paper has been verified, you can directly use
<zh> 在 2025-12-17 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogHDLdigitaldesigncode

说明：Vlerilog HDL高级数字设计源码，有兴趣者可以来看看，保证是完整版-Advanced Digital Design Vlerilog HDL source, who are interested can look at it, guaranteed to be the full version
<zhyu> 在 2025-12-17 上传 | 大小：913kb | 下载：0

[VHDL编程] 8b10_enc

说明：8b10b解码文件，我从网上下的一个，感觉不错，传上来大家共享-8B10B decoder documents, I learned from an online, I feel good, Chuan-up share
<李志华> 在 2025-12-17 上传 | 大小：3kb | 下载：0

[VHDL编程] verilog_shili

说明：计数器 锁存器 12位寄存器 带load，clr等功能的寄存器 双向脚（clocked bidirectional pin） 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量（Test Bench）举例： 加法器源程序 相应加法器的测试向量test bench）-Counter latch 12 registers with load, clr functions such as two-foot r
<> 在 2025-12-17 上传 | 大小：11kb | 下载：0