资源列表
[VHDL编程] CAN--for-FPGA
说明:FPGA控制SJA1000实现CAN协议 适合深入学子FPGA的学生 很不错-FPGA control the SJA1000 CAN protocol for in-depth realization of the students are very good students FPGA<qzl001> 在 2012-07-05 上传 | 大小:16.76mb | 下载:0
[VHDL编程] CJQ-V1.0-fpga
说明:主要实现采集电网信号的功能,源码包括控制AD7606进行AD转换,其次实现FT3数据的传输,包括转为曼彻斯特编码-Collecting grid signal to achieve the main function, including control of AD7606 source for AD conversion, followed by the realization of FT3 data transmission, including to Manchester encoding<李俊> 在 2012-07-05 上传 | 大小:2.08mb | 下载:0
[VHDL编程] de0_epcs_led
说明:de0的 采用epcs sdram 搭建的最小系统点亮led等-de0 with epcs the sdram to build the smallest and the system light led<周> 在 2012-07-05 上传 | 大小:16.27mb | 下载:0
[VHDL编程] TASK51_DE0
说明:FPGA内嵌51核,已通过调试及下载验证。-FPGA embedded 51-core, debug and download validation.<yy> 在 2012-07-05 上传 | 大小:13.08mb | 下载:0
[VHDL编程] 直方图统计的Verilog实现
说明:chengxu:直方图统计的Verilog实现,大家可以共同学习<slllclla> 在 2012-07-31 上传 | 大小:1.93kb | 下载:0
[VHDL编程] fifo的vhdl原代码
说明:本文为verilog的源代码-In this paper, the source code for Verilog<艾霞> 在 2025-07-16 上传 | 大小:22kb | 下载:0
[VHDL编程] vhdl1
说明:设计一个四路数据选择器,其功能是将四组不同的数据按要求选择一个输出.输出的那组数据有两个控制信号决定,其真值表如下: 数据选择控制端 输出的数据 Input0 Input1 output 0 0 output0 0 1 output1 1 0 output 2 1 1 output 3- Designs four ways according to the selector, its function is chooses four groups of different data acco<晨曦> 在 2025-07-16 上传 | 大小:27kb | 下载:0
[VHDL编程] Interoperability of Verilog VHDL Procedural Langua
说明:vhdl<徐路> 在 2025-07-16 上传 | 大小:13kb | 下载:0