资源列表

« 1 2 ... .13 .14 .15 .16 .17 2418.19 .20 .21 .22 .23 ... 4310 »

[VHDL编程XILINX-JTAG-PROGRAMER

说明:Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
<javad> 在 2025-06-24 上传 | 大小:19kb | 下载:0

[VHDL编程jiaotongdeng

说明:交通灯控制系统设计,同时具备急救车应急响应功能和时间倒计时显示功能-Traffic light control system design, along with the ambulance emergency response functions and time countdown display
<秦炳桂> 在 2025-06-24 上传 | 大小:60kb | 下载:0

[VHDL编程mylab2

说明:四选一选择器 实验四选一的功能与设计  -Four choose a selector
<wc > 在 2025-06-24 上传 | 大小:20kb | 下载:0

[VHDL编程fulladder

说明: 由数字电路知识可知,一位全加器可由两个一位半加器与一个或门构成,其原理图如图1所示。该设计利用层次结构描述法,首先设计半加器电路,将其打包为半加器模块;然后在顶层调用半加器模块组成全加器电路;最后将全加器电路编译下载到实验箱,其中ain,bin,cin信号可采用实验箱上SW0,SW1,SW2键作为输入,并将输入的信号连接到红色LED管LEDR0,LEDR1,LEDR2上便于观察,sum,cout信号采用绿色发光二极管LEDG0,LEDG1来显示。 图1.1 全加器原理图-it s a
<qingguozhi> 在 2025-06-24 上传 | 大小:2kb | 下载:0

[VHDL编程led

说明:FPGA基本入门教程-LED灯实验,适合新手入门-Basic Tutorial FPGA-LED light experiment for Getting Started
<zhangmingfu> 在 2025-06-24 上传 | 大小:1.1mb | 下载:0

[VHDL编程nixietube

说明:FPGA入门教程-----数码管驱动,适合新入门-FPGA Tutorial----- LED driver for the new entry
<zhangmingfu> 在 2025-06-24 上传 | 大小:1.04mb | 下载:0

[VHDL编程i2C

说明:FPGA入门教程----I2C实验,适合新手入门-FPGA Tutorial---- I2C test for Getting Started
<zhangmingfu> 在 2025-06-24 上传 | 大小:2.51mb | 下载:0

[VHDL编程crc16

说明:16位的CRC校验 使用VHDL实现 有几个模块 主模块 接收模块 测试模块-16-bit CRC checksum VHDL implementation
<李晓倩> 在 2025-06-24 上传 | 大小:294kb | 下载:0

[VHDL编程adder_verilog

说明:This file is a four bit adder verilog code. its function is to add. it has other verilog files as we-This file is a four bit adder verilog code. its function is to add. it has other verilog files as well
<Joe> 在 2025-06-24 上传 | 大小:3kb | 下载:0

[VHDL编程lab6_repeat

说明:Verilog adder of a four bit system. this adder adds four digit
<Joe> 在 2025-06-24 上传 | 大小:667kb | 下载:0

[VHDL编程lab7with_seg

说明:A vending machine that sales candle to users. it except coins and give out changes
<Joe> 在 2025-06-24 上传 | 大小:412kb | 下载:0

[VHDL编程Question1

说明:a four bit adder implemented with verilog programming
<Joe> 在 2025-06-24 上传 | 大小:222kb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 2418.19 .20 .21 .22 .23 ... 4310 »

源码中国 www.ymcn.org