[VHDL编程] verilogdesign

说明：经典的VHDL资料，北航著名教授的讲稿。-VHDL classical information, a well-known professor of Beihang University
<白梦云> 在 2025-06-10 上传 | 大小：36kb | 下载：0

[VHDL编程] SSMS

说明：汇编实习作业汇编语言实现的学生信息管理系统-Compilation of assembly language to achieve practical operation of Student Information Management System
<刘海> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] elevator1

说明：组成原理实验作业用VHDL实现的六层电梯程序-Principle of operation with the composition of the experimental realization of the six-storey elevator VHDL procedures
<刘海> 在 2025-06-10 上传 | 大小：85kb | 下载：0

[VHDL编程] keyBoard

说明：组成原理实验作业，用VHDL实现的简单键盘程序-The composition of operating principle experiment, using VHDL realize simple keyboard program
<刘海> 在 2025-06-10 上传 | 大小：269kb | 下载：0

[VHDL编程] VHDL_Design

说明：VHDL学习资料，比较合适刚开始学习数字前段设计的在校学生学习。-VHDL learning materials, more appropriate to have just started to learn the number of the previous design students to learn in school.
<王怡> 在 2025-06-10 上传 | 大小：589kb | 下载：0

[VHDL编程] Verilog

说明：VHDL教程,该教程通俗易懂.适合初学者及工程技术人员查询-VHDL Tutorial, the tutorial easy to understand. Suitable for beginners and engineering and technical personnel inquiries
<hyx> 在 2025-06-10 上传 | 大小：4.73mb | 下载：0

[VHDL编程] ps2_keyboard

说明：ps2 keyboard verilog源代码,支持ascii码.扫描码输出,扩展键输出,按下及释放信息输出-ps2 keyboard verilog source code, to support the ascii code. scan code output, the expansion of key output, press and release the information output
<李志刚> 在 2025-06-10 上传 | 大小：5kb | 下载：0

[VHDL编程] opb_epp

说明：MicroBlaze 外设,opb_epp利用pc并可与MicroBlaze进行通信-MicroBlaze peripherals, opb_epp use pc can communicate with the MicroBlaze
<李志刚> 在 2025-06-10 上传 | 大小：549kb | 下载：0

[VHDL编程] ClkDiv_2p5

说明：
<catalina> 在 2025-06-10 上传 | 大小：119kb | 下载：0

[VHDL编程] bit-catchingupFPGA

说明：本文是在FPGA下，实现的有关接收机位同步电路文章，介绍了实现的方法等。-This article is in the FPGA, the realization of the receiver bit synchronization circuit article introduces the realization of the methods.
<youyou> 在 2025-06-10 上传 | 大小：201kb | 下载：0

[VHDL编程] VoteMa

说明：投票器。这个好像是3人投票器，可以用来做5人的吧~也是以前我们实验的时候用过的。仿真和下载都很顺利。-The voting device. This seems to be 3 people to vote, and can be used to make 5 of it ~ is also the past, we used the experimental time. Simulation and downloading has gone smoothly.
<catalina> 在 2025-06-10 上传 | 大小：67kb | 下载：0

[VHDL编程] div_js

说明：技术分频器。把时钟分为奇数个，好像我做出来是个通用的。-Technology divider. The clock is divided into odd-numbered months, as I make out is a common.
<catalina> 在 2025-06-10 上传 | 大小：266kb | 下载：0