[VHDL编程] 1

说明：vhdl model file used for simulation and modellinf purposes
<pawelkk2> 在 2026-01-12 上传 | 大小：25kb | 下载：0

[VHDL编程] FPGA_Oscilloscope

说明：基于的fpga的示波器硬件电路系统。详细的给出来示波器系统的电路结构。-Based on the FPGA oscilloscope hardware circuit system. Detailed give out oscilloscope system circuit structure.
<邓秀华> 在 2026-01-12 上传 | 大小：78kb | 下载：0

[VHDL编程] src

说明：基于的fpga的示波器的FPGA实现的。详细的给出来示波器系统的各种逻辑功能。-Based on the FPGA oscilloscope FPGA realization. Detailed to the oscilloscope system various logic functions.
<邓秀华> 在 2026-01-12 上传 | 大小：44kb | 下载：0

[VHDL编程] LED-DLP

说明：基于FPGA技术的LED投影系统，该论文详细介绍看如何利用逻辑编程的方式实现投影系统。-FPGA technology based on LED projection system, the paper introduced how to use logic programming way to achieve projection system.
<邓秀华> 在 2026-01-12 上传 | 大小：2.03mb | 下载：0

[VHDL编程] science-1

说明：FPGA versus ASIC Comparison
<b t krishna> 在 2026-01-12 上传 | 大小：402kb | 下载：0

[VHDL编程] muthuram4

说明：Xilinx mppt for pv module
<M.Muthuramalingam> 在 2026-01-12 上传 | 大小：8kb | 下载：0

[VHDL编程] Rader17.v

说明：DFT Implementation with Rader Algorithm. 17 points DFT verilog implementation design.
<zi> 在 2026-01-12 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-for-Datapath

说明：MIPS CPU with Mulicycle Datapath. This is a custom RISC processor implemented to achieve the function of "lw, sw, add, sub, and, or, beq, j" Mem.vhd - memory buffer.vhd - buffer ALUcon.vhd - Alu controller pc.vhd - program counter REG - reg
<zi> 在 2026-01-12 上传 | 大小：8kb | 下载：0

[VHDL编程] CPU-32

说明：A 32 bit cpu implementation designed on verilog with test bench.
<zi> 在 2026-01-12 上传 | 大小：5kb | 下载：0

[VHDL编程] ETA-1

说明：error tolerant addercodings in vhdl
<rajkumar> 在 2026-01-12 上传 | 大小：24kb | 下载：0

[VHDL编程] Microprocessor-design-P-VHDL

说明：Microprocessor design with VHDL
<Zizaum> 在 2026-01-12 上传 | 大小：4.44mb | 下载：0

[VHDL编程] VHDL-Programming-by-Example

说明：VHDL programming by example
<Zizaum> 在 2026-01-12 上传 | 大小：1.7mb | 下载：0