[VHDL编程] i2c_S

说明：I2C Slave module The module contains N accessable Registers when in read Process, all Registers are read at a time when in write Process, only the addressed register are Writeable.
<李全> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] Libero8.0

说明：Libero8.0_教程,希望学习fpga的同学能够得到点帮助。-Libero8.0_ tutorial, I hope to learn the FPGA can be to help the students.
<江鹏> 在 2025-06-10 上传 | 大小：3.64mb | 下载：0

[VHDL编程] AHDL

说明：AHDL基本语言,对初学者有用哈,可以对简单的电路进行设计-AHDL basic language, useful for beginners Kazakhstan, can design a simple circuit
<chenfang> 在 2025-06-10 上传 | 大小：2.14mb | 下载：0

[VHDL编程] DE2_NIOS_DEVICE_LED

说明：NIOSII的调试程序,适合DE2等相关实验板-NIOSII debug procedures, suitable experimental and other related DE2 board
<jemalyang> 在 2025-06-10 上传 | 大小：2.78mb | 下载：0

[VHDL编程] WritingTestbenches

说明：编写testbench的超好教程，网上这种资料比较少。(Kluwer) Writing Testbenches--Functional Verification of HDL Models.pdf-Testbench prepared super good tutorials, on-line this information is relatively small. (Kluwer) Writing Testbenches Functional Verification of HDL Mode
<文成> 在 2025-06-10 上传 | 大小：3.92mb | 下载：0

[VHDL编程] Verilog

说明：verilog超详细的教程 数字集成电路设计入门--从HDL到版图，北大微电子学系，于敦山 ppt-Ultra-detailed tutorials Verilog digital IC design entry to the territory from the HDL, the Department of Microelectronics, Peking University, in mts ppt
<文成> 在 2025-06-10 上传 | 大小：1.48mb | 下载：0

[VHDL编程] CICdeVHDL

说明：本人编写的3级抽取器的vhdl代码,可供大家参考一下，如有不妥之处，还请多多指教.-I prepared three Extractor of VHDL code, available for reference for everyone and, if inappropriate, also requested the exhibitions.
<谢白玉> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] division5

说明：5倍分频的vhdl代码，经验证此代码是正确的，并且已经使用。-5 times the frequency of the VHDL code, validated the code is correct, and have been used.
<谢白玉> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] renyifenpin

说明：任意分频的vhdl实现，若需要具体参数，只需改变程序中的分频参数即可实现。-Arbitrary frequency of VHDL realize that if the needs of specific parameters, simply change the process parameters of the sub-band can be realized.
<谢白玉> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] p2s16_1

说明： 前段时间看见有人在网上求并串转换的程序，今天闲了，就编了一个供大家参考一下。 其实是很简单的，只要理清思路，还是很容易的 。-Some time ago to see someone in the online order and string conversion procedures, idle today, and on the allocation of a reference for everyone. In fact, it is very simple, as long as
<谢白玉> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] erfenpindevhdlyuveriloghdl

说明：这是关于2分频的vhdl实现和verilog hdl实现，都已经仿真验证了其正确性，大家可以对比参考。-This is on 2-of VHDL and verilog hdl realize realize, have been made to verify the correctness of simulation, we can contrast reference.
<谢白玉> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] ADD_Float_IEEE754

说明：IEEE754 floating point adder
<洪瑞徽> 在 2025-06-10 上传 | 大小：6kb | 下载：0